4、光收发器架构：发射端与接收端组成、DSP/DAC/ADC的作用、光引擎与模块封装

400G/800G硅光收发器的架构设计，本质上是在电域与光域之间建立一条高保真、低延迟、可量产的信道。发射端（TX）负责将并行的高速电信号转换为调制后的光信号，接收端（RX）负责将微弱的光信号还原为电信号，而DSP（数字信号处理器）、DAC（数模转换器）与ADC（模数转换器）则构成了这条信道的“大脑”与“翻译官”。理解这三者之间的协同关系，以及光引擎与模块封装的物理约束，是进行光模块系统设计、信号完整性分析和可靠性评估的基础。

上图展示了硅光收发器的核心数据流与物理分区。发射端从主机ASIC接收并行电信号，经DSP进行重定时与预加重处理后，由DAC转换为模拟信号驱动硅光调制器；接收端则通过光电探测器（PD）将光信号转换为电流，经跨阻放大器（TIA）放大后，由ADC采样量化送入DSP进行均衡与解码。光引擎与模块封装决定了上述电光链路能否在功耗、散热和信号完整性约束下稳定工作。

4.1 发射端组成：从并行电域到调制光域

核心原理

发射端的核心任务是将主机侧的多路并行电信号（如16路50G PAM4）合并为一路或多路高速光信号。在400G DR4/FR4方案中，通常采用4路100G PAM4并行传输；在800G方案中，则采用8路100G PAM4或4路200G PAM4。发射端的关键器件包括：

• Host ASIC接口：通过XSR（Extra Short Reach）或USR（Ultra Short Reach） SerDes接口接收来自交换芯片或MAC芯片的并行数据，典型速率为100G/lane PAM4。
• DSP TX：完成FEC编码、预加重（FFE/CTLE）、PAM4映射、抖动消除和时钟数据恢复（CDR）。DSP还负责驱动均衡器，补偿后续驱动器和调制器的非线性。
• DAC：将DSP输出的数字信号转换为模拟电压或电流信号。在硅光方案中，DAC通常集成在DSP芯片内部或采用独立的高性能DAC芯片，分辨率一般为6-8bit，采样率需达到信号符号率的2倍以上。
• Driver（驱动器）：将DAC输出的低压差分信号放大到足以驱动硅光调制器的电压摆幅（通常为2-4Vpp）。驱动器需要具备高带宽（>50GHz）和低失真特性。
• 硅光调制器（MZM）：基于载流子耗尽效应的马赫-曾德尔调制器，通过PN结的耗尽区宽度变化改变光波导的折射率，实现强度调制。MZM需要偏置控制电路维持在工作点（正交偏置点）。
• CW激光器：提供连续波光源，通常采用外置激光器（EML）或集成激光器。激光器需要温度控制（TEC）以稳定波长和输出功率。

判断方法与操作流程

发射端设计的关键指标包括：光调制幅度（OMA）、消光比（ER）、发射色散眼图闭合（TDECQ）和相对强度噪声（RIN）。在调试过程中，建议按以下流程操作：

1. 确认DSP配置：检查PAM4映射表、FEC开启状态、预加重系数是否与驱动器和调制器匹配。
2. 校准DAC输出：使用高速示波器（>50GHz带宽）测量DAC输出眼图，确保线性度和摆幅满足驱动器输入要求。
3. 调整驱动器偏置：通过监控MZM的光功率传递曲线，找到正交偏置点，并设置合适的跨导增益。
4. 优化MZM偏压：使用微控制器（MCU）控制DAC输出偏置电压，配合光功率计闭环调整，使消光比最大化。
5. 验证TDECQ：使用光调制分析仪（OMA）测量TDECQ，目标值应小于3.4dB（IEEE 802.3bs规范）。

案例拆解：800G DR8发射端调试

某数据中心客户在测试800G DR8模块时，发现通道3的TDECQ达到4.1dB，超出规范要求。初步检查发现，该通道的DAC输出摆幅仅为其他通道的80%。进一步分析定位到DSP内部该通道的增益寄存器配置错误，导致数字增益不足。修正寄存器后，TDECQ降至2.9dB。复盘发现，该问题源于DSP固件升级后默认配置未覆盖所有通道，建议在量产测试中增加逐通道的TDECQ扫描。

常见误区

• 误区1：认为DAC分辨率越高越好。实际上，6bit分辨率已足够PAM4信号使用，过高分辨率会增加功耗和延迟。
• 误区2：忽略MZM的啁啾效应。在长距离传输中，MZM的啁啾会与光纤色散相互作用，导致眼图闭合。应选择零啁啾或负啁啾的调制器设计。
• 误区3：激光器功率越大越好。过高的光功率会引发受激布里渊散射（SBS）和非线性效应，反而降低系统性能。

4.2 接收端组成：微弱光信号的恢复与数字化

核心原理

接收端的挑战在于将经过光纤传输后衰减至-10dBm甚至更低的光信号，恢复为可被DSP处理的电信号。接收端链路包括：

• 光电探测器（PD）：通常采用PIN或APD结构。PIN响应速度快、噪声低，适合短距离；APD具有内部增益，适合长距离但需要更高偏压。硅光方案中，PD通常集成在硅光芯片上，与波导耦合。
• 跨阻放大器（TIA）：将PD输出的微弱电流（μA级）转换为电压信号（mV级）。TIA需要具备高增益（>5kΩ）、高带宽（>50GHz）和低输入噪声（<10pA/√Hz）。
• ADC：将TIA输出的模拟信号采样量化为数字信号。ADC的采样率需达到符号率的2倍以上（如100Gbaud信号需>100GS/s），分辨率通常为6bit。ADC的动态范围决定了接收机的灵敏度。
• DSP RX：完成时钟恢复（CDR）、信道均衡（FFE/DFE）、PAM4解码、FEC解码和误码率（BER）统计。DSP还负责补偿色散、偏振模色散（PMD）和非线性损伤。

判断方法与操作流程

接收端性能的核心指标是接收灵敏度（OMA sensitivity）和误码率（BER）。调试流程如下：

1. 检查PD偏压：确保PD工作在反向偏置状态，典型偏压为-2V至-5V。偏压不足会导致响应度下降。
2. 测量TIA输出：使用高速示波器观察TIA输出波形，确认无自激振荡和饱和失真。
3. 校准ADC增益：通过DSP内部寄存器调整ADC的输入范围，使信号幅度占满ADC满量程的80%-90%。
4. 优化均衡器：根据信道特性（如光纤长度、连接器损耗）调整FFE/DFE抽头系数。对于短距离（<500m），通常只需少量FFE抽头；对于长距离（>2km），需要增加DFE反馈抽头。
5. 验证BER：使用误码仪或DSP内置的PRBS发生器进行端到端测试，目标BER应低于FEC门限（如2.4e-4）。

案例拆解：接收端灵敏度劣化排查

某400G LR4模块在客户现场出现误码率升高，但实验室测试正常。现场排查发现，模块工作温度达到75°C，超出设计上限。高温导致PD暗电流增大，TIA输入噪声增加，灵敏度下降约2dB。解决方案是优化散热设计，增加导热垫片并调整风扇转速。复盘经验：接收端设计必须考虑全温度范围的性能漂移，建议在-5°C至85°C范围内进行灵敏度温度扫描测试。

常见误区

• 误区1：认为TIA增益越高越好。过高的增益会压缩带宽，导致码间干扰（ISI）增加。
• 误区2：忽略PD的带宽限制。PD的3dB带宽应至少为符号率的0.7倍，否则会引入严重的符号间干扰。
• 误区3：将DSP的均衡能力视为万能。对于严重劣化的光信号（如OSNR<20dB），均衡器无法完全恢复信号质量，应优先优化光链路。

4.3 DSP/DAC/ADC的协同设计

核心原理

DSP、DAC和ADC在收发器中构成一个闭环的数字信号处理系统。DSP负责算法层面的补偿，DAC和ADC则负责模拟与数字域的转换。三者的协同设计需考虑以下关键参数：

判断方法与操作流程

协同设计的关键在于功耗与性能的平衡。建议按以下步骤进行：

1. 确定调制格式：PAM4需要更高的SNR（约17dB），而NRZ只需约12dB。根据传输距离选择调制格式。
2. 分配链路预算：将总功耗预算分配到DSP、DAC、ADC、Driver、TIA等器件。例如，800G模块总功耗18W，DSP占5W，光引擎占8W，其余为辅助电路。
3. 选择DSP架构：对于800G，通常采用7nm或5nm工艺的专用DSP芯片，集成DAC/ADC前端。
4. 验证信号完整性：使用IBIS-AMI模型进行系统级仿真，评估DSP均衡算法与DAC/ADC非理想特性的交互。

案例拆解：DSP功耗优化

某模块厂商在开发800G OSFP模块时，初始DSP功耗为6W，导致模块总功耗超过20W，无法满足散热要求。通过以下措施将DSP功耗降至4.2W：①关闭未使用的均衡抽头；②降低ADC采样率从128GS/s降至112GS/s；③优化FEC算法，减少迭代次数。最终模块总功耗降至17.5W，满足OSFP散热规范。

常见误区

• 误区1：过度依赖DSP的均衡能力，而忽视光链路的优化。DSP只能补偿线性损伤，对非线性损伤（如四波混频）无能为力。
• 误区2：忽略DAC/ADC的时钟同步。在收发器设计中，DAC和ADC必须共享同一参考时钟，否则会产生频率偏移和相位噪声。
• 误区3：认为FEC增益越高越好。高增益FEC（如SD-FEC）会增加延迟和功耗，对于短距离应用可能得不偿失。

4.4 光引擎与模块封装

核心原理

光引擎是将硅光芯片、DSP、驱动器和TIA等器件集成在一个紧凑的封装内，而模块封装则提供标准化的电气和机械接口。当前主流方案包括：

• 可插拔模块（QSFP-DD/OSFP）：光引擎与DSP分离，通过PCB走线连接。优点是维护方便、标准化程度高；缺点是功耗高、信号完整性受限。
• CPO（共封装光学）：将光引擎与交换ASIC封装在同一基板上，距离缩短至毫米级。优点是功耗低、带宽密度高；缺点是散热困难、可维护性差。
• 近封装光学（NPO）：光引擎与ASIC封装在同一基板的不同位置，距离为厘米级。折中方案，兼顾功耗与可维护性。

判断方法与操作流程

选择封装方案时，需评估以下因素：

1. 功耗密度：可插拔模块的功耗密度通常为0.5-1W/cm²，CPO可达2-3W/cm²，需评估散热能力。
2. 信号完整性：CPO的互连距离短，可支持更高的SerDes速率（如224G/lane）。
3. 可维护性：数据中心运维要求模块可热插拔，CPO在此方面存在劣势。
4. 成本：CPO的良率和测试成本较高，但长期看可降低系统总成本。

案例拆解：CPO光引擎的散热设计

某云厂商在部署CPO交换机时，发现光引擎温度达到85°C，导致激光器波长漂移和调制效率下降。通过以下措施将温度降至70°C：①在光引擎与散热器之间增加石墨烯导热垫；②优化气流路径，增加局部风道；③降低DSP的时钟频率，牺牲少量性能换取功耗下降。最终系统稳定运行，但代价是交换容量降低5%。

常见误区

• 误区1：认为CPO可以完全替代可插拔模块。实际上，CPO更适合超大规模数据中心，而可插拔模块在中小型数据中心仍有优势。
• 误区2：忽视光引擎的耦合对准精度。硅光芯片与光纤阵列的耦合误差需控制在±1μm以内，否则会显著增加插入损耗。
• 误区3：封装设计未考虑电磁干扰（EMI）。高速信号（>100G/lane）的辐射会对相邻通道产生串扰，需在封装设计中加入屏蔽结构。

综上所述，光收发器架构设计是一个多维度权衡的系统工程。发射端与接收端的性能决定了模块的极限能力，DSP/DAC/ADC的协同设计决定了功耗与信号质量的平衡，而光引擎与模块封装则决定了方案的可行性与可制造性。在实际项目中，建议从系统规格出发，逐层分解指标，并通过仿真与测试迭代优化，最终实现满足400G/800G应用需求的可靠设计。