2. 图像传感器基础
图像传感器是Camera硬件架构中决定成像质量的核心器件，它将光学镜头投射到感光面上的光子转换为电信号，再经后续ISP（图像信号处理器）还原为数字图像。在Sensor到ISP的完整链路中，理解CCD与CMOS传感器的底层工作原理、像素结构差异以及各自的优缺点，是进行硬件选型、驱动调试和图像质量调优的前提。本章将从半导体物理与电路结构两个维度，系统拆解两类传感器的本质区别，并给出工程实践中的选型与排障建议。
上图从信号链路角度展示了CCD与CMOS在像素读出机制上的根本差异。CCD的电荷包需要经过多次转移后在单一输出端完成放大与模数转换，而CMOS每个像素或每列像素都集成了放大器和ADC，实现了并行读出。这一差异直接决定了两种传感器在噪声、速度、功耗和成本上的不同表现。
2.1 核心原理：从光子到电子的转换与读出
无论是CCD还是CMOS，图像传感器的感光核心都是光电二极管（Photodiode, PD）。当入射光子照射到PD上时，如果光子能量大于硅的禁带宽度（约1.12eV），就会激发产生电子-空穴对。在反向偏置的PN结耗尽区内，光生电子被电场扫向N区，空穴被扫向P区，从而在PD的结电容上积累电荷。积累的电荷量Q与入射光强E和曝光时间T成正比：Q = η × E × T，其中η为量子效率。这个电荷包就是后续所有信号处理的基础。
CCD与CMOS的核心区别在于电荷包如何被读出。CCD采用电荷耦合移位寄存器的方式，在时钟脉冲驱动下，将每个像素的电荷包逐行、逐列地转移到芯片边缘的单一输出放大器。这种"整体搬运"模式保证了电荷包在转移过程中不经过任何有源器件，因此不会引入额外的晶体管噪声，但也导致读出速度受限于转移时钟频率。CMOS则完全不同，每个像素内部包含一个源极跟随器（Source Follower, SF）作为缓冲放大器，通过行选通和列选通开关，直接对目标像素的电压进行寻址读取。这种"随机访问"模式允许列并行ADC同时转换一整行像素，大幅提升了帧率。
2.2 结构差异：像素电路与系统集成度
从像素结构来看，CCD的像素仅包含PD和传输门（Transfer Gate, TG），结构简单，填充因子（Fill Factor）高，感光面积占比大。而CMOS的每个像素至少包含PD、SF、行选开关（Row Select, RS）和复位管（Reset, RST），典型4T结构（4个晶体管）还需要额外的传输管（TX）。这些晶体管占据了像素面积，降低了填充因子，因此早期CMOS传感器的灵敏度低于CCD。现代背照式（BSI）工艺将PD移至硅片背面，彻底解决了前照式（FSI）中金属布线遮挡光线的问题，使CMOS的量子效率已接近甚至超过CCD。
在系统集成层面，CCD需要多路外部时钟驱动（垂直转移时钟、水平转移时钟、复位时钟），且ADC必须外置，导致PCB设计复杂、功耗高。CMOS则将所有控制逻辑、时序发生器、ADC、甚至ISP功能集成在单颗芯片上，仅需一个主时钟和I2C控制接口即可工作。这种高集成度使得CMOS模组可以做到极小尺寸，非常适合手机、无人机等空间受限的设备。
| 对比维度 | CCD | CMOS |
|---|---|---|
| 像素结构 | PD + TG，结构简单 | PD + SF + RS + RST（4T），结构复杂 |
| 读出方式 | 电荷逐级转移，串行输出 | X-Y寻址，列并行读出 |
| ADC位置 | 片外独立ADC | 片上列级ADC或像素级ADC |
| 时钟需求 | 多路高压时钟（5V~15V） | 单路低压时钟（1.8V~3.3V） |
| 集成度 | 低，需外部驱动和ADC | 高，单芯片集成完整Camera |
| 填充因子 | 高（无晶体管遮挡） | 低（FSI），BSI后接近CCD |
2.3 优缺点对比与选型判断方法
CCD的核心优势在于其电荷转移过程不经过有源器件，因此读出噪声极低（典型值2~5 e⁻），且像素一致性极好，几乎没有固定模式噪声（FPN）。这使得CCD在长时间曝光、弱光成像、科学级测量等场景中仍然不可替代。然而，CCD的缺点同样明显：功耗高（需要多路高压时钟）、帧率低（受限于转移速度）、成本高（特殊工艺）、无法随机读取（只能整帧读出）。
CMOS的优势则体现在速度、功耗和成本上。列并行ADC使得CMOS可以轻松实现4K@60fps甚至8K@30fps的视频采集。同时，CMOS支持窗口读取（ROI），可以只读出感兴趣区域，进一步提高帧率。但CMOS的缺点包括：像素间增益不一致导致FPN、卷帘快门（Rolling Shutter）在拍摄高速运动物体时产生果冻效应、以及暗电流噪声相对较高。现代CMOS通过相关双采样（CDS）技术消除复位噪声和FPN，通过全局快门（Global Shutter）像素设计解决果冻效应，但全局快门像素需要额外的存储电容，会降低填充因子和满阱容量。
2.4 实战场景：工业相机选型中的CCD与CMOS权衡
以一条半导体晶圆检测产线为例，检测系统需要拍摄晶圆表面的微小缺陷，要求分辨率达到1200万像素，帧率不低于15fps，且必须使用全局快门以避免运动模糊。初始方案采用CCD传感器，虽然画质优异，但帧率仅能达到8fps，无法满足产线节拍。更换为全局快门CMOS后，帧率提升至20fps，但发现图像在暗场条件下出现明显的横向条纹噪声（Column Noise）。
通过分析发现，该CMOS的列并行ADC在低增益设置下存在列间增益失配。解决方案是在ISP中增加列增益校准（Column Gain Calibration）模块，利用暗场图像计算每列的平均增益偏差，生成校准系数表。经过校准后，条纹噪声从原始峰峰值12 LSB降低至2 LSB以内，完全满足检测要求。这个案例说明，CMOS的噪声问题可以通过ISP算法进行补偿，而CCD的帧率瓶颈则无法通过软件解决。
2.5 总结复盘：从Sensor到ISP的接口考量
无论选择CCD还是CMOS，Sensor输出的信号格式对后续ISP设计有决定性影响。CCD通常输出模拟信号，需要外置ADC和模拟前端（AFE），ISP接收的是数字并行信号（如LVDS或Sub-LVDS）。CMOS则直接输出数字信号，常见接口包括MIPI CSI-2、LVDS和HiSPi。在硬件设计时，需要特别注意MIPI Lane的分配和时钟频率计算：例如一个1200万像素、30fps的CMOS，若使用4-lane MIPI，每lane速率需达到约1.2Gbps，这对PCB布线阻抗匹配（100Ω±10%差分阻抗）提出了严格要求。
此外，Sensor的电源设计也至关重要。CMOS通常需要三路供电：模拟电源AVDD（2.8V）、数字电源DVDD（1.2V）和IO电源IOVDD（1.8V）。电源噪声会直接耦合到像素输出，导致图像中出现水平条纹。建议使用低噪声LDO为AVDD供电，并在靠近Sensor电源引脚处放置100nF和4.7µF的去耦电容。对于CCD，还需要额外的垂直转移时钟驱动电压（如+15V/-8V），这通常需要专用的CCD驱动芯片，增加了系统复杂度和成本。
最后，从调试角度看，CMOS的I2C寄存器配置比CCD的模拟时序调整更直观。CMOS可以通过读取寄存器实时获取曝光、增益、帧率等状态，而CCD需要示波器测量多路时钟的相位关系。因此，在项目开发周期紧张的情况下，CMOS的软件可配置性是一个巨大的工程优势。