首页
›
芯片硬件与光电工程
›
188-SerDes、DDR与PCIe信号完整性
›
《SerDes参考时钟与抖动控制》
VIP7
本课程属于:188-SerDes、DDR与PCIe信号完整性
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
SerDes参考时钟设计与抖动控制
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · SerDes技术概述与参考时钟的重要…
课程导入
学习目标
02
SerDes基础
SerDes架构 · PCS/PMA分层 · 串行数据链路组成与关键性能指标
SerDes
架构
03
参考时钟基础
参考时钟的作用 · 频率范围 · 接口标准(如CML
参考时钟基础
参考时钟的作用
04
抖动基础
抖动的定义 · 分类(随机抖动RJ · 确定性抖动DJ)
抖动基础
抖动的定义
05
抖动分解
TIE · 周期抖动 · 相邻周期抖动
抖动分解
TIE
06
参考时钟抖动对SerDes性能的影响
误码率(BER) · 眼图闭合 · 数据恢复窗口与抖动预算
SerDes
参考时钟抖动对
07
抖动预算分析
系统抖动预算分配 · 发射端/接收端/参考时钟的抖动贡献与…
抖动预算分析
系统抖动预算分配
08
参考时钟源设计
晶振 · VCXO · PLL时钟芯片
参考时钟源设计
晶振
09
PLL与参考时钟
PLL工作原理 · 环路带宽对抖动传递的影响 · 参考时钟噪声的抑制与放大
PLL
参考时钟
10
参考时钟的相位噪声
相位噪声定义 · 单边带噪声谱 · 积分相位噪声与抖动换算
参考时钟的相位噪…
相位噪声定义
11
参考时钟的电源设计
电源噪声对时钟抖动的影响 · 低噪声LDO · 电源滤波与去耦设计
参考时钟的电源设…
电源噪声对时钟抖…
12
参考时钟的PCB设计
传输线阻抗匹配 · 走线长度匹配 · 参考平面
PCB
参考时钟的
13
参考时钟的端接与偏置
端接电阻 · 交流耦合 · 直流偏置
参考时钟的端接
偏置
14
参考时钟的抖动测量
示波器 · 频谱分析仪 · 相位噪声分析仪
参考时钟的抖动测…
示波器
15
抖动测量中的误差源
测量设备噪声 · 触发抖动 · 探头负载效应与校准方法
抖动测量
误差源
16
参考时钟的仿真方法
SPICE仿真 · IBIS模型 · S参数提取
参考时钟的仿真方…
SPICE
17
参考时钟的抖动传递函数
抖动传递特性 · 峰值抖动 · 环路带宽与阻尼因子的设计权衡
参考时钟的抖动传…
抖动传递特性
18
参考时钟的抖动容限
抖动容限定义 · 测试方法 · 与接收端CDR的配合
参考时钟的抖动容…
抖动容限定义
19
CDR与参考时钟
CDR工作原理 · 参考时钟在CDR中的作用 · 频率偏移与跟踪能力
CDR
参考时钟
20
参考时钟的扩频时钟(SSC)
SSC原理 · 调制参数 · 对抖动和EMI的影响及设计考虑
SSC
参考时钟的扩频时…
21
参考时钟的抖动抑制技术
抖动清洁器 · 去抖PLL · 低抖动时钟树设计
参考时钟的抖动抑…
抖动清洁器
22
参考时钟的可靠性设计
温度漂移 · 老化 · 振动对时钟频率和抖动的影响及补偿
参考时钟的可靠性…
温度漂移
23
参考时钟的调试实战
常见问题(如地弹 · 串扰 · 电源噪声)的定位与解决案例
参考时钟的调试实…
常见问题
24
案例实战
高速SerDes(如PCIe · 以太网)参考时钟设计实例与抖动优化
案例实战
SerDes
25
案例实战
多通道SerDes参考时钟分配与同步… · 避免通道间干扰
案例实战
SerDes
26
案例实战
从芯片规格书到参考时钟电路设计的完整…
案例实战
从芯片规格书到参…
27
常见问题与误区
参考时钟设计中的典型错误 · 抖动测试误区与规避方法
常见问题
误区
28
综合提升
低抖动参考时钟的先进技术(如MEMS… · 光学时钟)与趋势
综合提升
MEMS
29
综合项目
设计一个满足特定BER要求的SerD… · 包括选型 · 仿真
综合项目
BER
30
课程总结
核心知识回顾 · 设计检查清单 · 学习资源与进阶路径
课程总结
核心知识回顾
所属VIP或分类
同VIP:Chiplet中介层信号完整性
同VIP:HFSS-SerDes信号完整性仿真
同VIP:IBIS-AMI高速链路仿真