VIP7
本课程属于：188-SerDes、DDR与PCIe信号完整性 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Chiplet硅中介层设计与信号完整性入门到精通

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
Chiplet技术背景 · 硅中介层的作用 · 信号完整性（SI）基本概念
课程导入Chiplet
02
Chiplet与2.5D/3D封装基础
Chiplet架构演进 · 5D/3D封装对比 · 硅中介层在异构集成中的角色
ChipletD/3D
03
硅中介层制造工艺与材料
硅晶圆工艺 · TSV（硅通孔）制造 · RDL（再分布层）工艺
介层制造工艺材料
04
硅中介层设计基础
中介层尺寸规划 · 电源/地平面设计 · 信号布线规则
介层设计基础介层尺寸规划
05
信号完整性基础理论
传输线理论 · 阻抗控制 · 反射与串扰
信号完整性基础理…传输线理论
06
硅中介层中的传输线建模
微带线 · 带状线 · 共面波导结构
介层传输线建模
07
TSV电气特性与建模
TSV等效电路 · 寄生参数（RLC） · TSV串扰
TSV电气特性
08
RDL与微凸点/微焊盘的电特性
RDL布线阻抗 · 微凸点/微焊盘的寄生效应 · 互连过渡结构（如via
RDL微凸点
09
电源完整性（PI）基础
电源分配网络（PDN）设计 · 去耦电容策略 · 电源噪声与地弹
PI电源完整性
10
信号完整性仿真方法
时域仿真（SPICE · IBIS） · 频域仿真（S参数）
信号完整性仿真方…SPICE
11
硅中介层设计流程与工具
从规格定义到物理实现 · EDA工具（如Cadence · Synopsys
介层设计流程工具
12
高速接口与协议
DDR · PCIe · SerDes
高速接口协议
13
串扰控制与隔离设计
串扰机理 · 间距与屏蔽规则 · 差分信号设计
串扰控制隔离设计
14
阻抗匹配与端接技术
源端/负载端接 · 串联/并联端接 · AC端接
阻抗匹配端接技术
15
时钟与同步信号完整性
时钟分配网络 · 时钟偏斜与抖动 · 同步开关噪声（SSN）
时钟同步信号完整性
16
热-机械应力对信号完整性的影响
热膨胀系数（CTE）失配 · 翘曲与应力 · 热循环对互连可靠性的影响
机械应力对信号完…CTE
17
硅中介层测试与验证
测试结构设计（如TEG） · 探针测试 · 高速测试方法（TDR
介层测试验证
18
信号完整性优化策略
布线优化 · 过孔优化 · 材料选择
信号完整性优化策…布线优化
19
案例实战
HBM接口硅中介层设计 · 中介层布局 · TSV/RDL设计
案例实战HBM
20
案例实战
多Chiplet互连的串扰与噪声抑制 · 串扰源分析 · 屏蔽与隔离设计
案例实战Chiplet
21
案例实战
高速SerDes通道设计 · 中介层走线设计 · 均衡器协同设计
案例实战SerDes
22
案例实战
电源完整性优化：PDN阻抗目标 · 去耦电容布局 · TSV电源网络设计
案例实战PDN
23
常见问题与故障排查
阻抗不连续 · 串扰超标 · 电源噪声
常见问题故障排查
24
先进封装与硅中介层趋势
5D/3D集成最新进展 · 玻璃中介层 · 有机中介层
先进封装介层趋势
25
信号完整性设计规则与检查清单
设计规则总结 · 检查清单制定 · 设计评审要点
信号完整性设计规…检查清单
26
仿真与实测相关性分析
仿真模型校准 · 测试数据与仿真对比 · 误差来源
仿真实测相关性分析
27
可靠性设计与信号完整性协同
电迁移（EM） · 应力迁移 · TSV可靠性
可靠性设计信号完整性协同
28
高级建模技术
机器学习辅助建模 · 宏模型生成 · 多物理场耦合仿真（热-电-力）
高级建模技术机器学习辅助建模
29
综合项目实战
从规格到签核：完整设计流程（需求分析 · 设计 · 仿真
综合项目实战从规格到签核
30
课程总结与进阶路径
核心知识回顾 · 技能树梳理 · 行业资源推荐
课程总结进阶路径