VIP6

本课程属于：184-数字IC EDA签核工具链 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Synopsys StarRC寄生参数提取从入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程大纲 · StarRC在数字后端流程中的角色与…

课程导入学习目标

寄生参数基础

电阻 · 电容 · 电感的基本概念

寄生参数基础电阻

工具功能 · 版本演进 · 与其他Synopsys工具（如Pri…

StarRC工具功能

输入文件准备

版图文件（GDS/OASIS） · 工艺文件（ITF/ICT） · 约束文件（SDC）

输入文件准备GDS/OASIS

工艺文件解析

ITF/ICT文件结构 · 层定义 · 介电常数

工艺文件解析ITF/ICT

运行环境配置

环境变量 · license设置 · StarRC命令行选项

运行环境配置环境变量

基本提取流程

从版图到寄生参数提取的完整步骤 · 包括数据准备 · 运行命令

基本提取流程从版图到寄生参数…

提取模式详解

标准模式 · 高精度模式 · 快速模式的区别与适用场景

提取模式详解标准模式

耦合电容提取

耦合电容的物理机制 · 提取方法 · 对串扰分析的影响

耦合电容提取耦合电容的物理机…

金属电阻 · 通孔电阻 · 扩散区电阻的提取方法

电阻提取金属电阻

电感提取的适用场景（高频/射频） · 方法 · 以及与其他寄生参数的联合提取

电感提取电感提取的适用场…

SPEF文件生成

SPEF格式详解 · 节点命名规则 · R/C/RC网络表示

SPEF文件生成

提取精度控制

网格划分 · 精度选项（如accuracy · coupling_threshold…

提取精度控制网格划分

层次化提取

Hierarchical提取方法 · 顶层与子模块的寄生参数合并 · 以及避免重复提取的技巧

层次化提取Hierarchical

与PrimeTime集成

将StarRC提取的SPEF文件导入… · 设置时序约束与反标

PrimeTime集成

与IC Compiler集成

在布局布线阶段使用StarRC进行寄… · 实现时序收敛

与Calibre等第三方工具交互

不同提取工具之间的数据转换 · 一致性检查 · 以及混合流程

Calibre等第三方工具交互

典型问题诊断

提取结果异常（如电容过大/过小） · 运行报错 · 文件格式错误的排查与解决方法

典型问题诊断提取结果异常

脚本自动化

使用Tcl/Perl编写StarRC… · 实现批量提取 · 参数扫描

脚本自动化Tcl/Perl

小型数字电路（如计数器）的完整寄生参… · 从版图到SPEF生成

案例实战小型数字电路

模拟/混合信号电路（如放大器）的寄生… · 关注匹配性与对称性

案例实战模拟

存储器（SRAM）阵列的寄生参数提取 · 处理重复单元与位线/字线寄生

案例实战SRAM

高速接口（如SerDes）的寄生参数… · 关注电感与高频效应

案例实战SerDes

先进工艺节点（FinFET/GAA）下的提取挑战

新结构 · 新物理效应 · 工艺文件更新

FinFET/GAA先进工艺节点

3D IC与先进封装中的寄生提取

TSV · 微凸点 · RDL的寄生参数提取方法

提取结果验证

与实测数据对比 · 与SPICE仿真结果对比 · 以及使用Golden标准进行校准

提取结果验证实测数据对比

减少提取运行时间与内存占用的技巧 · 如并行处理 · 区域划分

性能优化减少提取运行时间

常见问题FAQ

收集并解答学员在实践中最常遇到的10… · 如“为什么提取的电容为负？”等

FAQ常见问题

综合项目实战

给定一个中等规模SoC模块 · 完成从版图到寄生参数提取 · 时序分析

综合项目实战SoC

课程总结与进阶路径

回顾核心知识点 · 推荐高级学习资源（如Synopsys… · 培训课程）

课程总结进阶路径