VIP6

本课程属于：184-数字IC EDA签核工具链 芯片硬件与光电工程 · 共 6 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Cadence Tempus静态时序分析入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · 工具概览

课程导入学习目标

静态时序分析基础

时序分析的意义 · STA与动态仿真的区别 · 关键术语（setup/hold

静态时序分析基础时序分析的意义

Cadence Tempus工具入门

安装与配置 · 界面介绍 · 主要命令与流程

时序库与工艺库

Liberty文件结构 · 时序弧 · 延迟计算模型

时序库工艺库

SDC约束基础

时钟定义 · 生成时钟 · 输入输出延迟

SDC约束基础

时钟约束实战

创建主时钟与派生时钟 · 时钟分组 · 时钟不确定性

时钟约束实战创建主时钟

I/O约束与接口时序

输入输出延迟约束 · 外部延迟建模 · 接口协议（如DDR

时序路径分析

路径类型（输入到输出 · 寄存器到寄存器等） · 路径延迟计算

时序路径分析路径类型

Tempus时序报告详解

报告字段含义 · 关键路径分析 · violation定位

Tempus时序报告详解

时序异常约束

false_path · multi_cycle_path · min/max delay

时序异常约束false

片上变异概念 · OCV设置 · AOCV表生成与使用

参数化片上变异 · Liberty Variation… · 统计时序分析基础

时序收敛流程

综合后STA · 布局后STA · 布线后STA

时序收敛流程STA

Tempus与综合工具集成

与Genus · Innovus等工具的数据交互 · 网表与约束传递

Tempus综合工具集成

多模式多角分析（MMMC）

模式与角落定义 · MMMC文件配置 · 分析视图管理

MMMC多模式多角分析

时序库特征化与建模

库单元延迟建模 · 非线性延迟模型 · 查找表生成

时序库特征化建模

时钟树综合与STA

时钟树延迟 · skew与jitter分析 · CTS后时序验证

STA时钟树综合

功耗与信号完整性对时序的影响

IR drop · 噪声 · 串扰对延迟的影响及STA建模

功耗信号完整性对时序…

Tempus脚本编程

Tcl基础 · 常用命令 · 自动化流程

Tempus脚本编程

时序调试技巧

violation根因分析 · 路径优化建议 · 约束修正方法

时序调试技巧violation

案例实战一

简单数字电路STA流程

案例实战一STA

案例实战二

复杂时钟域设计：多时钟域 · 异步时钟 · CDC路径处理

案例实战二复杂时钟域设计

案例实战三

高速接口时序分析：DDR接口 · SerDes接口约束与分析

案例实战三DDR

案例实战四

低功耗设计时序分析：多电压域 · 电平转换器 · 电源关断时序

案例实战四低功耗设计时序分…

常见问题与解决方案

时序违例常见原因 · 约束冲突 · 库问题

常见问题解决方案

时序收敛优化策略

流水线 · 插入缓冲 · 逻辑重组

时序收敛优化策略流水线

Tempus高级功能

时序预算 · 时序抽象 · 层次化STA

Tempus高级功能

与Signoff流程集成

Tempus在signoff中的作用 · 与物理验证 · 功耗分析的协同

Signoff流程集成

从STA工程师到时序专家：方法论 · 项目经验 · 最佳实践

综合提升STA

课程总结与展望

知识体系回顾 · 学习路径建议 · 未来趋势（机器学习在STA中的应用）

课程总结知识体系回顾