4. MOSFET工作原理

MOSFET(金属-氧化物-半导体场效应晶体管)是现代集成电路的核心器件。理解其工作原理是进行 SPICE 模型参数提取与仿真的基础。本章从物理机制出发,详细阐述沟道形成、工作区域划分以及关键小信号参数。

4.1 沟道形成与阈值电压

MOSFET 是一个电压控制型器件。以 N 沟道增强型 MOSFET 为例,其结构是在 P 型硅衬底上制作两个重掺杂 N+ 区(源极和漏极),中间由栅极氧化物和多晶硅/金属栅极覆盖。

  • 积累区 (VGS < VFB):栅极加负电压,吸引空穴到氧化物-硅界面,形成空穴积累层。
  • 耗尽区 (VFB < VGS < VTH):栅极加正电压,排斥空穴,留下固定的负受主离子,形成耗尽层。
  • 反型区 (VGS > VTH):栅极电压超过阈值电压 (VTH) 时,界面处电子浓度超过空穴浓度,形成 N 型反型层,即 导电沟道,连接源极和漏极。
SPICE 参数提取要点: 阈值电压 VTH 是 MOSFET 最重要的直流参数之一。在 SPICE 模型中,通常通过线性外推法 (VTH 提取) 或恒定电流法从 ID-VGS 曲线中提取。
MOSFET 沟道形成与能带弯曲示意图 MOSFET 沟道形成 (VGS > VTH) 栅极 (Polysilicon) SiO2 栅氧化层 P 型硅衬底 N+ 源极 N+ 漏极 N 型沟道 (反型层) 耗尽层边界 VGS > VTH

4.2 线性区与饱和区

当 VGS > VTH 且 VDS 较小时,MOSFET 工作在线性区(欧姆区)。随着 VDS 增加,沟道在漏端被夹断,器件进入饱和区。

4.2.1 线性区 (Triode Region)

条件:VGS > VTH 且 VDS < VGS - VTH (VDSAT)。

沟道从源极到漏极连续,漏极电流 ID 与 VDS 近似呈线性关系。SPICE 模型中的经典表达式为:

I_D = μ_n * C_ox * (W/L) * [(V_GS - V_TH) * V_DS - 0.5 * V_DS^2]

当 VDS 非常小(VDS << VGS - VTH)时,可简化为:

I_D ≈ μ_n * C_ox * (W/L) * (V_GS - V_TH) * V_DS

此时 MOSFET 表现为一个由 VGS 控制的可变电阻:

R_ON = 1 / [μ_n * C_ox * (W/L) * (V_GS - V_TH)]

4.2.2 饱和区 (Saturation Region)

条件:VGS > VTH 且 VDS > VGS - VTH (VDSAT)。

在漏端,沟道被夹断,形成耗尽区。夹断点电压为 VDSAT = VGS - VTH。漏极电流 ID 主要由 VGS 控制,对 VDS 的变化不敏感(理想情况下)。

I_D = (1/2) * μ_n * C_ox * (W/L) * (V_GS - V_TH)^2 * (1 + λ * V_DS)

其中 λ 是沟道长度调制系数,用于模拟 VDS 对 ID 的微弱影响。

SPICE 模型应用: 在 BSIM4 等先进模型中,线性区与饱和区的过渡是平滑的,通过 VDSAT 和 平滑函数 实现。参数提取时,线性区用于提取 VTH 和迁移率 μ0,饱和区用于提取速度饱和参数 (VSAT) 和沟道长度调制参数 (LAMBDA/CLM)。
MOSFET ID-VDS 特性曲线与工作区 N-MOSFET ID-VDS 特性曲线 VDS (V) ID (A) VDSAT VGS1 VGS2 > VGS1 VGS3 > VGS2 线性区 饱和区

4.3 跨导 (gm) 与输出电导 (gds)

跨导和输出电导是 MOSFET 的小信号参数,用于描述器件在直流工作点附近的线性化行为,是 SPICE 交流分析和增益计算的核心。

4.3.1 跨导 (Transconductance, gm)

定义:漏极电流 ID 对栅源电压 VGS 的偏导数,表示栅压对漏电流的控制能力。

g_m = ∂I_D / ∂V_GS | V_DS = 常数

在饱和区,根据理想平方律模型:

g_m = μ_n * C_ox * (W/L) * (V_GS - V_TH) = sqrt(2 * μ_n * C_ox * (W/L) * I_D)

跨导是衡量 MOSFET 放大能力的重要指标,gm 越大,增益越高。

4.3.2 输出电导 (Output Conductance, gds)

定义:漏极电流 ID 对漏源电压 VDS 的偏导数,表示漏压对漏电流的影响。其倒数即为输出电阻 ro。

g_ds = ∂I_D / ∂V_DS | V_GS = 常数

在饱和区,由于沟道长度调制效应,输出电导不为零:

g_ds = λ * I_D

其中 λ 是沟道长度调制系数。输出电阻 ro = 1/gds 是模拟电路设计中决定本征增益 (Av = gm * ro) 的关键参数。

参数提取注意事项: 在 SPICE 参数提取中,gm 和 gds 通常通过对实测 I-V 数据进行数值微分获得。对于短沟道器件,由于速度饱和、DIBL 等效应,gm 的峰值会降低,gds 在饱和区会显著增大。BSIM4 模型通过 VSAT、CLM (沟道长度调制)、DIBL (漏致势垒降低) 等参数来精确建模这些行为。

4.4 关键参数对比表

参数 符号 定义 线性区表达式 饱和区表达式 SPICE 模型参数
阈值电压 VTH 形成强反型所需的最小栅压 — — VTH0, VFB
跨导 gm ∂ID/∂VGS μnCox(W/L)VDS μnCox(W/L)(VGS-VTH) U0, VSAT
输出电导 gds ∂ID/∂VDS μnCox(W/L)(VGS-VTH) λ · ID LAMBDA, CLM, DIBL
饱和电压 VDSAT 线性区与饱和区分界点 — VGS - VTH VDSAT (内部计算)

4.5 体效应与背栅跨导

在实际电路中,源极和衬底(体)并不总是短接。当 VSB > 0 时,耗尽层展宽,阈值电压增大,这种现象称为 体效应 或 背栅效应。

V_TH = V_TH0 + γ * (sqrt(2*φ_F + V_SB) - sqrt(2*φ_F))

其中 γ 是体效应系数,φF 是费米势。

背栅跨导 gmb 定义为:

g_mb = ∂I_D / ∂V_BS | V_GS, V_DS = 常数

在 SPICE 模型中,体效应通过参数 GAMMA 和 PHI 建模。体效应会降低电路的增益,在模拟电路设计中必须考虑。

MOSFET 小信号等效电路 MOSFET 小信号等效电路 (共源) G S D gm · Vgs ro Cgs Cgd Vgs = VG - VS; 背栅跨导 gmb 未在图中显示

4.6 本章小结

  • 沟道形成:VGS > VTH 时,栅氧下形成反型层,连接源漏。
  • 线性区:VDS 小,沟道连续,ID 与 VDS 线性相关,器件表现为压控电阻。
  • 饱和区:VDS 大,沟道夹断,ID 主要由 VGS 控制,用于放大。
  • 跨导 gm:衡量栅压对电流的控制能力,决定增益。
  • 输出电导 gds:衡量漏压对电流的影响,决定输出阻抗。
  • 体效应:VSB 改变 VTH,引入背栅跨导 gmb。
仿真实践提示: 在下一阶段的 SPICE 参数提取实验中,你将通过测量不同 VGS 和 VDS 下的 ID 数据,利用上述公式计算 gm 和 gds,并拟合出关键的模型参数。建议使用 HSPICE 或 Spectre 进行 .DC 扫描分析。