4. 电源设计基础
MCU最小系统能否稳定运行，往往不取决于主控本身，而取决于电源网络是否干净、可靠、有序。电源设计不是“接一个稳压芯片”这么简单，它涉及拓扑选择、电容配置、纹波抑制、上电顺序以及模拟/数字域的隔离。本节从工程实践角度，梳理MCU板级电源设计的核心要点。
一、LDO与DC-DC：先看效率与噪声的取舍
LDO（低压差线性稳压器）和DC-DC（开关电源）是两种最常见的稳压方案。LDO通过调整管消耗多余电压来稳压，输出噪声低、纹波小、外围简单，但效率近似等于输出电压除以输入电压，压差大时发热严重。DC-DC通过电感储能和开关斩波实现升降压，效率通常可达85%～95%，但开关动作会带来纹波和EMI。
选型时先问三个问题：输入输出压差多大？负载电流多大？对噪声敏感吗？若输入5V、输出3.3V、电流200mA，LDO功耗约0.34W，尚可接受；若输入12V、输出3.3V、电流500mA，LDO功耗高达4.35W，必须改用DC-DC。对于MCU的ADC参考、PLL、射频等敏感电路，常采用“DC-DC预降压 + LDO后稳压”的两级架构，兼顾效率与噪声。
二、输入输出电容：不是越大越好
电容承担储能、滤波、去耦和稳定环路的作用。输入电容用于吸收开关瞬间的电流尖峰，输出电容用于平滑输出电压并保证环路稳定。很多LDO和DC-DC对输出电容的容量、ESR有明确要求，超出范围可能导致振荡。
工程上通常采用“大容量+小容量”并联：大容量（如10µF～22µF）提供低频储能，小容量（如100nF、1µF）提供高频去耦。陶瓷电容ESR低、体积小，但要注意直流偏压效应——标称10µF的X5R电容在3.3V偏压下实际容量可能只剩6µF。因此选型时要留足余量，并参考芯片手册的推荐值。
典型MCU电源去耦配置：
VDD主电源：10µF + 1µF + 100nF
每个VDD引脚：100nF（尽量靠近引脚）
VDDA模拟电源：1µF + 10nF（配合磁珠或电感隔离）
VREF参考：1µF + 100nF，必要时加RC滤波三、纹波与噪声：区分来源，分别治理
纹波通常指开关频率及其谐波引起的周期性波动，噪声则包含随机噪声和尖峰干扰。DC-DC的纹波主要来自电感电流脉动和输出电容ESR，可通过增大电感、选用低ESR电容、提高开关频率来改善。LDO的噪声主要来自内部基准和误差放大器，可用外部电容和降噪引脚优化。
测量时要用短地线弹簧、带宽限制到20MHz，避免探头环路引入假信号。若MCU出现随机复位或ADC跳动，先查电源纹波是否超标，再查地平面是否完整。对于ADC采样，可在参考电压端加RC低通，截止频率远低于采样率。
四、电源时序与模拟/数字隔离
多电源域MCU通常要求内核、IO、模拟按特定顺序上电，否则可能出现闩锁或漏电流。常见要求是内核先于IO，或模拟先于数字，具体以数据手册为准。若电源芯片本身无时序控制，可用使能引脚级联或专用时序控制器实现。
模拟电源与数字电源隔离的核心是“单点连接、滤波隔离”。数字电流在数字地平面上产生噪声，若模拟地直接混入，会通过参考电压耦合到ADC。常用做法是：模拟电源经磁珠或电感从数字电源引出，再并联去耦电容；模拟地与数字地在ADC下方单点连接，避免形成地环路。
五、常见误区与复盘清单
| 误区 | 后果 | 正确做法 |
|---|---|---|
| LDO输出电容随意选 | 环路振荡、输出不稳 | 按手册要求选容量和ESR范围 |
| 忽略陶瓷电容直流偏压 | 实际容量不足，纹波超标 | 降额使用，选大封装或高容值 |
| 模拟地数字地混接 | ADC噪声大、采样跳动 | 单点接地，磁珠隔离电源 |
| 电源时序不控制 | 闩锁、漏电、启动失败 | 按手册顺序上电，加使能控制 |
| 只测平均电压不测纹波 | 忽略尖峰干扰，随机复位 | 20MHz带宽，短地线测纹波 |
电源设计是MCU最小系统中最容易被低估的环节。选对拓扑、配好电容、控制时序、隔离模拟与数字，才能让主控在复杂电磁环境中长期稳定运行。建议在打板前用仿真或评估板实测纹波和上电波形，把问题留在设计阶段解决。