3. DAQ系统组成
多通道DAQ同步采集系统并不是“把传感器接到采集卡”这么简单。它是一条从物理世界到数字世界的完整信号链：传感器把被测量转换为电信号，信号调理把电信号变成ADC能接受的形态，多路复用器在通道间切换，ADC完成量化，控制器负责时序与缓存，总线把数据送到上位机，软件完成显示、存储与分析。理解每一级的角色和连接关系，是排查同步误差、通道串扰和采样率不足等问题的前提。
一、核心原理：七级信号链的职责划分
从信号流角度看，DAQ系统可以抽象为七个功能级，每一级都有明确的输入输出边界和关键参数。
- 传感器：将温度、压力、振动、电压等物理量转换为电信号。输出形式可能是电压、电流、电阻、电荷或数字脉冲。关键参数包括灵敏度、量程、输出阻抗、带宽和激励需求。
- 信号调理：完成放大、衰减、滤波、隔离、激励和冷端补偿。它决定信号能否“干净”地进入ADC。例如热电偶需要冷端补偿和低噪声放大，IEPE传感器需要恒流激励和AC耦合。
- 多路复用器：在多个模拟通道之间切换，使单个ADC分时采集多路信号。它决定了通道密度和单通道有效采样率，但也会引入建立时间、通道间串扰和电荷注入。
- ADC：将模拟电压量化为数字码。分辨率、采样率、输入范围、信噪比和孔径抖动直接影响测量精度与同步质量。
- 控制器：产生采样时钟、切换多路复用器、触发ADC、读取数据并写入FIFO。它是同步采集的“指挥中心”，负责通道扫描顺序和触发分发。
- 总线：把数字化数据从设备传输到上位机。常见形式包括USB、以太网、PCIe、PXI和CAN。总线带宽和延迟决定能否连续传输高采样率多通道数据。
- 上位机软件：完成配置、校准、显示、存储和分析。它定义采样率、通道使能、触发条件和文件格式，是用户与硬件之间的最终接口。
同步采集的关键：多通道同步不是单个ADC的性能问题，而是“采样时钟—多路复用器切换—ADC转换—控制器读取”四者时序配合的结果。任何一级的延迟不确定，都会表现为通道间相位误差。
二、方法流程：从物理量到可用数据的五步链路
工程上，搭建一条可靠的多通道同步采集链路，通常按以下步骤推进。
- 明确被测量与传感器输出：先确认传感器输出是电压、电流还是电荷，量程多大，是否需要激励。例如IEPE加速度计输出为带偏置的交流电压，需要恒流源和AC耦合。
- 设计信号调理：根据ADC输入范围确定增益或衰减，加入抗混叠滤波器，必要时做隔离。调理级的噪声和带宽必须优于目标精度。
- 规划多路复用与采样时序：确定通道扫描顺序、每通道建立时间和ADC转换时间。若要求通道间同步，应优先选择“每通道独立ADC”或“同步采样保持”架构。
- 配置控制器与触发：设置采样时钟源、触发模式（软件触发、外部触发、模拟触发）和FIFO阈值。多设备同步时，还需分发共享时钟和同步触发信号。
- 打通总线与上位机：根据数据率选择总线，配置缓冲区大小和传输模式，在上位机中完成通道映射、量程校准和数据记录。
三、案例场景：8通道振动同步采集
以8通道IEPE加速度计同步采集为例，目标采样率为每通道50 kS/s，分辨率16位。数据率为8 × 50 k × 2 B = 800 kB/s，USB 2.0或千兆以太网均可胜任。
硬件连接上，8个IEPE传感器接入调理模块，调理模块提供4 mA恒流激励并做AC耦合；随后进入8选1多路复用器，再送入16位ADC。控制器以400 kS/s的总转换率轮流扫描8个通道，每通道有效采样率为50 kS/s。若多路复用器建立时间不足，通道间会出现“鬼影”串扰，表现为某个通道的振动信号泄漏到相邻通道。
通道扫描时序示例（总转换率 400 kS/s）：
CH0 切换 → 建立 1.2 μs → ADC 转换 1.3 μs
CH1 切换 → 建立 1.2 μs → ADC 转换 1.3 μs
...
CH7 切换 → 建立 1.2 μs → ADC 转换 1.3 μs
单通道周期 = 8 × 2.5 μs = 20 μs → 50 kS/s
提示：如果应用要求通道间相位严格一致，例如模态分析或功率分析，应避免使用单ADC加多路复用器架构，改用每通道独立ADC或同步采样ADC，从根源上消除切换延迟。
四、误区与复盘：常见连接与配置问题
实际工程中，DAQ系统的问题往往不在ADC本身，而在级间连接和参数匹配。以下清单可用于快速复盘。
| 现象 | 可能原因 | 排查方向 |
|---|---|---|
| 通道间串扰明显 | 多路复用器建立时间不足 | 降低总扫描率或增加通道间延时 |
| 高频信号幅度衰减 | 抗混叠滤波器截止频率过低 | 核对调理级带宽与信号最高频率 |
| 数据断续或丢包 | 总线带宽不足或FIFO溢出 | 计算数据率，检查缓冲区与传输模式 |
| 通道间相位不一致 | 单ADC分时采样引入固定延迟 | 改用同步采样ADC或做软件相位补偿 |
| 零点漂移或噪声大 | 调理级接地不良或激励不稳 | 检查屏蔽、接地和恒流源质量 |
注意：不要忽略“控制器—总线—软件”这一段。很多同步采集问题最终表现为软件时间戳错乱，根源却是控制器FIFO读取不及时或总线驱动缓冲区设置过小。配置时应让FIFO深度和软件缓冲区至少覆盖一个完整扫描周期的数据量。
总结来看，传感器决定“测什么”，信号调理决定“能不能测准”，多路复用器和ADC决定“怎么数字化”，控制器决定“同步是否可靠”，总线和上位机软件决定“数据能否完整落地”。七级链路环环相扣，任何一级的参数失配都会在最终数据中留下痕迹。理解它们的角色与连接关系，才能在设计阶段做出正确取舍，在排障阶段快速定位问题。