3. 复杂触发机制

在偶发故障捕获中，真正困难的往往不是“采不到波形”，而是“不知道该在什么条件下开始采”。简单边沿触发只能解决“信号跳变即捕获”的问题，而复杂触发机制要解决的是：在多个信号、多个条件、多个时间窗口同时满足时，才把异常事件锁定下来。它由三个核心要素构成：触发条件决定“看什么”，组合逻辑决定“怎么组合”，时序关系决定“何时算成立”。三者缺一不可，否则要么误触发，要么漏掉真正的偶发事件。

一、触发条件：从单一边沿到多级限定

触发条件是对信号状态的判断表达式。最基础的是边沿触发（上升沿、下降沿、双沿），再进一步是电平触发（高电平、低电平）、脉宽触发（大于、小于、区间）、码型触发（多路并行逻辑组合）以及区域触发（信号进入/离开某个电压窗口）。在复杂系统中，单一条件几乎无法区分正常操作与异常扰动，因此需要把条件叠加起来。

例如，一个 SPI 通信偶发丢帧，若只设置 CS 下降沿触发，会捕获大量正常帧。更有效的条件是：CS 下降沿 AND SCLK 在 8 个时钟内无翻转 AND MISO 保持高阻。这样触发条件就从“事件发生”升级为“异常模式发生”。

二、组合逻辑：AND、OR、NOT 与序列组合

组合逻辑把多个触发条件连接成一个布尔表达式。常见形式包括：

• AND（与）：所有条件同时满足才触发，适合定位“多信号同时异常”的故障，如电源跌落且复位拉低。
• OR（或）：任一条件满足即触发，适合捕获“多种可能原因”的偶发问题，如过流或过温任一发生。
• NOT（非）：对条件取反，常用于排除已知正常状态，如“在使能信号为低时忽略时钟异常”。
• 序列组合（A then B）：先满足 A，再在指定时间内满足 B，才触发。这是捕获时序类偶发故障的关键，如“先写使能，再在 100ns 内出现读使能”。

组合逻辑的复杂度直接决定触发引擎的能力。低端示波器通常只支持两路 AND/OR，高端仪器可支持多级序列、计数器和状态机。实际调试中，应优先用最简逻辑覆盖最可疑的故障模式，避免条件过严导致“永远不触发”。

三、时序关系：触发窗口与保持时间

时序关系是复杂触发中最容易被忽视、却最影响捕获成功率的部分。它回答三个问题：条件在什么时间范围内成立才算有效？条件之间允许的先后间隔是多少？触发后需要保留多少预触发与后触发数据？

典型参数包括：

例如，要捕获“上电后 200ms 内 I2C 总线出现非应答”的偶发故障，可设置：触发条件为 SDA 在 ACK 时隙保持高电平，触发窗口为 200ms，预触发 30%，并启用一次序列限定“先检测到上电复位，再检测非应答”。这样既不会误捕正常通信，也不会漏掉上电阶段的异常。

四、案例：DDR 写操作偶发错误的触发配置

某嵌入式设备在高温老化时偶发 DDR 写错误，正常测试无法复现。分析怀疑是写使能、片选与数据掩码之间的时序竞争。采用如下复杂触发配置：

触发源：
  CH1: WE#   (写使能，低有效)
  CH2: CS#   (片选，低有效)
  CH3: DQM  (数据掩码)
  CH4: CLK   (时钟)

触发条件：
  A = CS# 下降沿
  B = WE# 在 CS# 有效后 2 个时钟内未拉低
  C = DQM 在 WE# 有效期间出现高电平窄脉冲（< 3ns）

组合逻辑：
  Trigger = A AND B AND C

时序限定：
  序列间隔：A → B ≤ 20ns
  脉宽窗口：C 的窄脉冲宽度 1ns ~ 3ns
  预触发：40%
  触发计数器：3 次

结果：
  成功捕获到 DQM 窄脉冲与 WE# 延迟同时出现的波形，
  定位为 PCB 走线等长偏差导致的建立时间不足。

这个案例说明：复杂触发的价值不在于“条件多”，而在于条件之间形成了对故障模式的精确描述。A 锁定操作起点，B 描述异常时序，C 描述异常信号形态，三者组合后误触发率大幅下降。

五、常见误区与复盘要点

总结来看，复杂触发机制的本质是把工程师对故障的假设，翻译成仪器可执行的布尔表达式与时间约束。触发条件定义观察对象，组合逻辑定义判断关系，时序关系定义成立时机。三者协同，才能把“偶发”变成“可捕获”，把“猜测”变成“证据”。