1. 课程导入
在传感器测量系统中，我们真正关心的往往不是“传感器有没有输出”，而是“输出是否忠实还原了被测量”。温度、压力、振动、电流、位移等物理量经过敏感元件转换为电压或电荷信号后，还要经历放大、滤波、采样、量化与数字处理。只要其中任何一环引入失真，最终数据就可能偏离真实世界。抗混叠滤波（Anti-Aliasing Filter，AAF）正是这条信号链上最容易被忽视、却最不能省略的一环。
一、为什么采样前必须抗混叠
采样定理指出：若信号最高频率为 fmax，则采样频率 fs 必须大于 2·fmax，否则频谱会发生周期延拓并相互重叠。重叠后的高频成分会“伪装”成低频成分，进入我们原本认为干净的数据带内。更麻烦的是，混叠一旦发生，在数字域无法通过任何算法区分“真实低频”和“折叠进来的高频”，因此它是不可逆误差。
例如，一个振动传感器输出中包含 1.2 kHz 的机械谐振干扰，而 ADC 以 2 kHz 采样。奈奎斯特频率为 1 kHz，1.2 kHz 超出后会被折叠到 |2000 − 1200| = 800 Hz。最终频谱上出现一个 800 Hz 的假峰，工程师若不了解抗混叠，很可能误判为真实振动模态。
二、抗混叠滤波在传感器信号链中的位置
典型传感器信号链可以概括为：敏感元件 → 激励/偏置 → 前置放大 → 抗混叠滤波 → ADC 采样 → 数字滤波与算法。抗混叠滤波器并不是孤立器件，它与传感器输出阻抗、放大器带宽、ADC 采样保持电路、参考电压噪声共同决定系统有效位数（ENOB）。
三、学习目标与整体知识框架
本课程围绕“如何为传感器信号链设计一个可落地、可验证、可量产的抗混叠滤波器”展开。学完后，你应当能够独立完成从需求分析、滤波器选型、参数计算、电路实现到测试验证的完整闭环。
- 概念层：理解混叠机理、奈奎斯特频率、采样率与信号带宽的关系。
- 指标层：能根据 ADC 分辨率、采样率和干扰幅度，推导所需的阻带衰减与滤波器阶数。
- 电路层：掌握 RC、Sallen-Key、多重反馈、开关电容、Σ-Δ 内置滤波等方案的适用边界。
- 器件层：理解运放带宽、压摆率、输入偏置电流、电容介质吸收对滤波精度的影响。
- 验证层：会用频响扫描、噪声测量、阶跃响应和 FFT 验证抗混叠效果。
- 工程层：兼顾成本、尺寸、温漂、EMC 与量产一致性。
四、典型工程场景与参数清单
假设一个工业振动监测节点：传感器带宽 0～5 kHz，ADC 采样率 25.6 kHz，要求 12 kHz 以上干扰至少衰减 60 dB。此时奈奎斯特频率为 12.8 kHz，抗混叠滤波器必须在 5 kHz 内保持平坦，并在 12.8 kHz 前提供足够衰减。若选用二阶巴特沃斯，过渡带过缓；通常需要四阶或更高阶，或采用过采样 + 数字滤波降低模拟端压力。
| 设计输入 | 典型值 | 对 AAF 的影响 |
|---|---|---|
| 传感器信号带宽 | 0～5 kHz | 决定通带范围与截止频率下限 |
| ADC 采样率 fs | 25.6 kHz | 奈奎斯特频率 12.8 kHz，决定阻带起点 |
| ADC 分辨率 | 16 bit | 决定噪声底，影响所需阻带衰减量 |
| 带外干扰幅度 | 可达 1 Vpp | 决定滤波器阶数与阻带指标 |
| 允许群延迟 | < 200 µs | 限制滤波器阶数与拓扑选择 |
五、常见误区与复盘
误区二：“数字滤波可以替代抗混叠。”——数字滤波只能处理已经采样后的数据，无法消除采样瞬间发生的混叠。
误区三：“截止频率越低越好。”——过低会削弱有用信号、增加群延迟，甚至引入相位失真。
误区四：“只看仿真，不做实测。”——PCB 寄生、电容容差、运放非理想性会让实际频响偏离仿真。
设计检查清单（示例）
[ ] 信号最大频率 f_max 是否明确？
[ ] 采样率 f_s 是否满足 f_s > 2·f_max 并留有余量？
[ ] 奈奎斯特频率处所需衰减是否计算？
[ ] 滤波器阶数与拓扑是否匹配群延迟要求？
[ ] 运放 GBW、压摆率是否足够？
[ ] 电容介质（C0G/NP0）是否满足温漂要求？
[ ] 是否预留测试点用于频响与噪声测量？
[ ] 量产容差是否纳入最坏情况分析？