4. 寄生电容产生机理
在电容传感设计中，真正决定信噪比与稳定性的往往不是“传感电容本身”，而是那些不请自来的寄生电容。寄生电容并不来自设计者刻意放置的电容，而是由任意两个存在电位差、且被电场连接起来的导体之间自然形成。理解它的产生机理，等于掌握了后续屏蔽、驱动与补偿设计的“病因图”。本节从四条耦合路径出发，把寄生电容拆解清楚。
一、电场耦合路径：寄生电容的物理本质
电容的本质是电场储能。只要两个导体之间存在电场线连接，就存在电容。传感电极与地、传感电极与电源线、传感电极与相邻信号线、传感电极与外壳之间，都会形成电场耦合路径。这些路径可以并联叠加，也可以串联分压，最终表现为一个等效的寄生电容网络。
从电路角度看，寄生电容主要分为两类：一类是对地寄生电容 Cp，它把传感节点与地连接起来，直接分流激励信号；另一类是跨接寄生电容 Cx，它把传感节点耦合到其他有源节点，引入串扰和共模干扰。对地寄生电容通常最大，也最难消除，因为它与地平面的距离、面积和介质密切相关。
电场耦合路径还具有“就近优先”的特点：距离越近、正对面积越大、介电常数越高的路径，耦合越强。因此，寄生电容分析的第一步不是计算，而是画出电场可能经过的所有路径。
二、PCB走线与焊盘寄生：最容易被忽视的“隐形电容”
在PCB上，传感走线本身就是一块导体。它与下方地平面之间形成平板电容，与旁边平行走线之间形成边缘电容，与过孔、焊盘、连接器之间形成局部耦合。典型情况下，一条长10 mm、宽0.2 mm的走线，距离地平面0.2 mm，其寄生电容可达0.5～2 pF；如果走线更长、更宽或介质更薄，寄生电容会迅速增加。
焊盘和过孔是寄生电容的“集中点”。焊盘面积大，与地平面正对面积大；过孔贯穿多层，会与沿途的电源层、地层形成圆柱形耦合。连接器引脚、排针、测试点同样会引入几皮法到几十皮法的寄生电容。更麻烦的是，这些寄生电容会随焊接、装配和机械应力变化，导致基线漂移。
典型PCB寄生估算（平行板近似）：
C ≈ ε0 × εr × A / d
ε0 = 8.854e-12 F/m
例：A = 10 mm × 0.2 mm = 2e-6 m²
d = 0.2 mm = 2e-4 m
εr = 4.2（FR-4）
C ≈ 8.854e-12 × 4.2 × 2e-6 / 2e-4 ≈ 0.37 pF
若走线长50 mm，则约1.86 pF，已不可忽略。因此，传感走线应尽量短、细、远离地平面，必要时采用保护环（Guard）驱动屏蔽，让保护环与传感节点同电位，从而“吃掉”边缘电场，降低对地寄生。
三、人体与环境耦合：动态且不可控的寄生源
人体是良好的导体，且通过空气与大地存在耦合。当手指靠近传感电极时，它既改变传感电容，也引入一条新的对地路径。人体对地电容通常在几十皮法到几百皮法之间，具体取决于鞋底绝缘、站立位置和周围环境。这条路径会把工频干扰、开关电源噪声和静电引入传感节点。
环境耦合同样重要：金属外壳、桌面、水杯、电缆、甚至空气中的湿度变化，都会改变电场分布。例如，设备放在金属桌面上时，桌面与电极之间形成大面积对地电容，可能使基线电容增加数皮法；湿度升高时，PCB表面吸附水膜，等效介电常数和表面电导都会变化，导致寄生电容漂移。
四、器件内部寄生：芯片与封装的“内鬼”
即使PCB设计完美，器件内部仍存在寄生电容。芯片的输入引脚、ESD保护二极管、键合线、封装引脚和内部走线都会形成对地或对电源的寄生电容。典型CMOS输入引脚寄生约2～5 pF，ESD结构可能再增加1～3 pF。对于高灵敏度电容传感，这些内部寄生会直接并联到传感节点上，降低灵敏度。
此外，芯片内部的开关电容、采样保持电路和驱动电路也会通过寄生电容耦合到传感通道，形成周期性干扰。封装材料、引脚框架和PCB焊盘之间的耦合同样不可忽视。选择低寄生电容的运放、专用电容传感芯片，并合理配置引脚，是降低内部寄生的有效手段。
五、四类寄生路径对比与排查清单
| 寄生类型 | 典型来源 | 量级范围 | 主要特征 | 抑制方向 |
|---|---|---|---|---|
| 电场耦合路径 | 电极对地、对电源、对相邻导体 | 1～50 pF | 静态为主，与结构强相关 | 保护环、屏蔽层、增大间距 |
| PCB走线与焊盘 | 走线对地平面、平行走线、过孔、焊盘 | 0.5～20 pF | 与长度、面积、介质厚度相关 | 短走线、挖空地平面、Guard驱动 |
| 人体与环境 | 手指、金属桌面、湿度、电缆 | 10～300 pF | 动态、不可重复、易引入工频 | 差分结构、基线跟踪、屏蔽外壳 |
| 器件内部 | 输入引脚、ESD、键合线、封装 | 2～10 pF | 固定但难以外部消除 | 选低寄生芯片、优化引脚配置 |
六、案例与复盘：一个失败的原型
某原型在实验室单点标定时表现良好，但装壳后灵敏度下降约40%。排查发现：传感走线长35 mm且未做保护环，对地寄生约3 pF；金属外壳与电极之间形成约8 pF对地电容；芯片输入引脚内部寄生约4 pF。三者叠加后，总寄生达到15 pF，远超传感电容变化量（约0.5 pF），导致信号被严重分流。
改进措施包括：将走线缩短至8 mm并加Guard驱动；外壳改为浮地并远离电极；更换低输入电容的传感芯片。改进后寄生降至约5 pF，灵敏度恢复并稳定。这个案例说明：寄生电容不是单一来源，而是多路径叠加的结果，必须系统排查。
总结来看，寄生电容的产生机理可以归纳为“四条路径、一个叠加”。电场耦合路径决定物理本质，PCB走线与焊盘是设计中最可控也最容易出错的部分，人体与环境带来动态不确定性，器件内部则是芯片层面的固有负担。只有把四类来源分别量化、分别抑制，才能让电容传感系统在真实环境中保持稳定与灵敏。