4. 前端系统架构
低噪声振动测量前端并不是“把传感器接上放大器再送进 ADC”这么简单。它是一条从物理量到数字量的完整信号链，每一级都在决定最终噪声底、动态范围与带宽。典型链路可以概括为：传感器接口 → 模拟前端（AFE） → ADC → 数字处理 → 电源管理。其中电源管理并非末端环节，而是贯穿全链路的“隐形地基”，其噪声与地回路会直接耦合进最敏感的模拟节点。
一、核心原理：每一级都在“贡献”噪声
整条链路的等效输入噪声（RTI）由各级噪声折算到输入端叠加而成。传感器接口决定源阻抗与共模电压；AFE 的第一级放大器往往贡献最大噪声，因为其输入噪声会被后续增益“放大”后成为主导；ADC 的量化噪声与基准噪声则通过满量程折算回输入端。设计时常用“噪声预算”方法：先确定目标分辨率（例如 1 µg/√Hz），再逐级分配允许的噪声份额。
关键公式：系统等效输入噪声 = √(e_sensor² + e_AFE² + e_ADC² + e_power²)。其中电源噪声通常以耦合系数形式进入，而非直接相加。
二、方法流程：从传感器到数字量的五步设计
- 传感器接口匹配：IEPE 传感器需恒流源供电（典型 2~4 mA），并加隔直电容；电荷输出型需电荷放大器，关注输入偏置电流与电缆电容。
- AFE 选型与配置：优先选择低电压噪声（<5 nV/√Hz）与低电流噪声的仪表放大器或全差分放大器，增益分配应使第一级承担主要增益。
- 抗混叠滤波：在 ADC 前设置截止频率低于 fs/2 的模拟低通，通常采用二阶或四阶巴特沃斯/贝塞尔响应。
- ADC 与基准：ΔΣ ADC 适合低频振动，需关注其有效位数（ENOB）与基准源噪声；基准噪声会直接调制输出码。
- 数字处理与校准：抽取滤波、去直流、加窗 FFT、RMS 计算与灵敏度校准均在数字域完成，可补偿模拟链路的频响偏差。
三、案例/场景：压电加速度计前端链路
以一款 IEPE 压电加速度计为例，其输出灵敏度为 100 mV/g，测量范围 ±5 g，目标带宽 0.5 Hz~10 kHz。典型配置如下：
传感器：IEPE，100 mV/g，恒流 4 mA
AFE：低噪声仪表放大器，增益 10，输入噪声 3 nV/√Hz
抗混叠：四阶巴特沃斯，fc = 12 kHz
ADC：24-bit ΔΣ，fs = 51.2 kSPS，ENOB ≈ 21 bit
数字处理：抽取至 10 kSPS，去直流，加汉宁窗 FFT
电源：LDO 供电，模拟 3.3 V 与数字 3.3 V 分离，单点接地在该配置下，系统等效输入噪声约为 8 µg/√Hz，满足 1 µg 级振动测量需求。若将 AFE 增益改为 100，则后级噪声被抑制，但需注意第一级输出不能饱和。
四、误区与复盘：常见架构陷阱
| 误区 | 后果 | 改进措施 |
|---|---|---|
| 电源与数字地混用 | 开关噪声耦合进模拟前端 | 模拟/数字电源分离，单点接地 |
| 抗混叠滤波截止过高 | 高频噪声折叠进带内 | fc 设为 fs/2 的 0.7~0.8 倍 |
| 第一级增益过低 | 后级噪声占比过大 | 将主要增益放在第一级 |
| 忽略基准噪声 | ADC 输出码波动 | 选用低噪声基准并加去耦 |
| 电缆屏蔽层两端接地 | 地环路引入共模噪声 | 屏蔽层单端接地 |
复盘建议：在 PCB 布局时，将 AFE 与 ADC 的模拟输入走线尽量短且远离时钟与电源开关节点；电源入口处放置 π 型滤波；基准源单独铺铜并远离数字信号。
注意：电源管理不是“最后再考虑”的环节。若电源纹波在 100 kHz 处达到 1 mV，而 AFE 的电源抑制比（PSRR）仅为 40 dB，则等效输入噪声将增加约 10 µV，足以淹没微弱振动信号。
综上，低噪声振动测量前端的架构设计本质上是噪声、带宽、阻抗与电源完整性的协同优化。传感器接口决定信号起点，AFE 决定噪声底，ADC 决定动态范围，数字处理提供修正空间，而电源管理贯穿始终。只有把五者视为一个整体，才能实现真正低噪声的振动测量链路。