2. ESD基础理论

ESD（Electrostatic Discharge，静电放电）整改的第一性原理，是先把“电从哪来、以什么路径放、放出来是什么形状、能量落在哪个频段”这四件事讲清楚。很多电源项目整改失败，并非器件选得不对，而是对放电模型的判断错了：用 HBM 的思路去对付 CDM 事件，或者只盯着 8kV 接触放电的峰值电压，却忽略了上升沿带来的高频能量。本节从机理到模型、从波形到能量，建立一套可用于整改决策的 ESD 认知框架。

一、静电产生机理：三种起电方式与电荷守恒

静电的本质是电荷在物体表面的非平衡聚集。电源产品在制造、运输、装配、插拔过程中，主要经历三类起电：

• 摩擦起电（Triboelectric）：两种不同材料接触后分离，功函数差异导致电子转移。例如 PCB 在传送带上摩擦、外壳与包装泡沫分离。材料在摩擦电序列中相距越远，转移电荷越多。
• 接触起电（Contact Charging）：导体与导体接触后分离，电荷迅速重新分布。金属工具、测试夹具与端子接触即属此类。
• 感应起电（Induction）：带电体靠近孤立导体时，导体内部电荷重新分布，接地瞬间即产生放电。这在维修工位、老化架上非常常见。

关键参数是人体或物体的等效电容与电压。人体典型电容约 100～250pF，在干燥环境（相对湿度 < 30% RH）行走可积累 5～15kV；化纤工作服摩擦甚至可达 20kV 以上。电荷量 Q = C·V，因此电压高并不等于能量大，真正决定破坏力的是能量与电流上升率。

二、四大放电模型：HBM、MM、CDM、IEC

不同模型对应不同的电荷存储位置与放电路径，直接决定防护器件的选型与布局。

HBM 与 IEC 模型常被混淆：HBM 是器件级测试标准，能量小、用于 IC 抗静电能力评估；IEC 61000-4-2 是系统级标准，150pF/330Ω 网络在 8kV 接触放电时峰值电流可达 30A，上升时间约 0.7～1ns，对电源端口威胁最大。CDM 则是最容易被忽视的模型——器件自身带电后对地放电，路径极短、di/dt 极高，常导致 IC 内部栅氧击穿或金属熔断，而外部防护器件来不及响应。

三、ESD 波形特征与能量分布

IEC 61000-4-2 接触放电的标准电流波形由四个特征点定义：第一峰上升时间 tr ≈ 0.7～1ns，第一峰电流 Ipeak 在 8kV 时约 30A；随后在约 30ns 处出现第二峰，60ns 处电流衰减到约 50%。这个“双峰”结构意味着能量分布在两个时间尺度上：

• 高频段（> 300MHz）：由 0.7ns 上升沿决定，能量通过寄生电容耦合到 PCB 走线、变压器绕组、Y 电容，形成共模干扰。
• 中低频段（1～100MHz）：由 30～60ns 的脉冲主体决定，能量通过传导路径进入电源输入/输出，考验 TVS、压敏电阻的响应速度与通流能力。

能量计算可近似为 E ≈ ∫v(t)·i(t)dt。以 8kV 接触放电为例，单次放电能量约 1～4mJ，看似很小，但若在 1ns 内释放，瞬时功率可达数十兆瓦，足以在寄生电感上产生数百伏的感应电压。

四、案例与误区复盘

案例：某 65W 适配器在 IEC 61000-4-2 接触放电 ±8kV 时，输出端出现 12V 过冲并导致后级 MCU 复位。初版整改只在输出加了一颗 0603 的 TVS，结果仍失效。复盘发现：TVS 的结电容与引线电感使响应时间超过 5ns，而放电第一峰在 1ns 内已经通过 Y 电容耦合到输出地。最终方案是在变压器原副边增加屏蔽层并调整 Y 电容接地点，同时在输出端改用低电感封装的 TVS 阵列，问题解决。