3. 二阶LC滤波器设计
二阶LC滤波器，说白了就是由一个电感和一个电容组成的低通网络。别小看这两个元件，它是EMI滤波器的基本单元。我刚开始做电源时，总觉得LC滤波器嘛，算个截止频率就完事了。结果第一次做传导测试，150kHz处冒出一个大尖峰，查了半天才发现是滤波器自己谐振了。
嗯，这一章咱们就把二阶LC滤波器彻底讲透。从理论计算到实际工程，把那些坑都填上。
3.1 截止频率计算——别只背公式
理想LC滤波器的截止频率公式很简单：
f_c = 1 / (2π√(L·C))举个例子，L=1mH，C=0.47μF：
f_c = 1 / (2 × 3.1416 × √(1e-3 × 0.47e-6))
= 1 / (6.2832 × √(4.7e-10))
= 1 / (6.2832 × 2.168e-5)
≈ 7.34 kHz但实际工程中，这个值只能当参考。为什么？因为你的电感在直流偏置下感量会下降，电容的容值也会随电压和温度变化。我见过一个案例，设计时算的截止频率是10kHz，结果满载时电感饱和，实际截止频率漂到了30kHz，EMI完全压不住。
3.2 插入损耗分析——到底能衰减多少
插入损耗（Insertion Loss, IL）是衡量滤波器效果的核心指标。对于二阶LC滤波器，在源阻抗和负载阻抗匹配（都是50Ω）的情况下，插入损耗近似为：
IL ≈ 40·log₁₀(f / f_c) (dB)也就是说，频率每升高10倍，衰减增加40dB。这比一阶RC滤波器的20dB/decade强多了。
但注意，这是理想情况。实际EMI测试中，源阻抗（开关管）和负载阻抗（LISN）都不是50Ω。我做过一个对比实验：
| 负载阻抗 | 10kHz IL | 100kHz IL | 1MHz IL |
|---|---|---|---|
| 50Ω（匹配） | 12 dB | 52 dB | 92 dB |
| 100Ω | 8 dB | 45 dB | 80 dB |
| 10Ω | 3 dB | 30 dB | 55 dB |
看到了吧？负载阻抗越低，插入损耗越差。这就是为什么很多电源在轻载时EMI表现好，重载时反而变差——因为重载时等效负载阻抗降低了。
3.3 阻尼与谐振抑制——LC滤波器的死穴
二阶LC滤波器有一个致命问题：谐振峰。在截止频率附近，增益会有一个尖峰。如果这个尖峰刚好落在EMI的频段上，滤波器不但不衰减，反而会放大噪声。
谐振峰的Q值由电感的串联电阻（DCR）和电容的ESR决定：
Q = 1 / (R_d · √(C/L))其中R_d是总阻尼电阻（DCR + ESR + 外加电阻）。Q值越高，谐振峰越尖。我见过一个极端案例，Q值达到20，谐振峰比通带高了26dB，直接把开关频率的谐波放大了。
解决办法有三种：
- 方法一：增加ESR——选用高ESR的电解电容或钽电容。但代价是损耗大，发热严重。
- 方法二：并联RC阻尼网络——在LC滤波器输出端并联一个电阻R_d和电容C_d串联的支路。这是最常用的方法。
- 方法三：磁芯损耗——选用损耗大的磁芯材料（如铁粉芯），利用磁芯的涡流损耗来提供阻尼。
我个人最推荐方法二。RC阻尼网络的设计原则是：
C_d ≈ 3~5 × C
R_d ≈ √(L/C)举个例子，L=1mH，C=0.47μF：
C_d = 4 × 0.47μF = 1.88μF（取2.2μF）
R_d = √(1e-3 / 0.47e-6) ≈ 46Ω（取47Ω）这样可以把Q值降到1以下，谐振峰基本消失。
3.4 实际元件非理想性——理想和现实的差距
理论计算再漂亮，实际元件一上去就露馅了。咱们来看看电感和电容的非理想特性。
3.4.1 电感的非理想性
实际电感除了电感量L，还有：
- DCR（直流电阻）——导致直流压降和发热
- 并联寄生电容（C_p）——导致自谐振频率（SRF）
- 磁芯损耗——随频率升高而增加
- 饱和特性——电流增大时感量下降
其中自谐振频率是最容易忽略的。一个1mH的电感，如果寄生电容是10pF，SRF大约是：
f_SRF = 1 / (2π√(1e-3 × 10e-12)) ≈ 1.59 MHz超过这个频率，电感就变成电容了，滤波器完全失效。我做过一个测试：
| 频率 | 理想电感阻抗 | 实际电感阻抗 |
|---|---|---|
| 100 kHz | 628 Ω | 620 Ω |
| 1 MHz | 6.28 kΩ | 5.8 kΩ |
| 5 MHz | 31.4 kΩ | 2.1 kΩ（开始下降） |
| 10 MHz | 62.8 kΩ | 150 Ω（呈容性） |
看到了吧？超过SRF后，电感阻抗急剧下降。所以选电感时，SRF至少要高于你关心的最高频率的3倍。
3.4.2 电容的非理想性
电容也有三个主要寄生参数：
- ESR（等效串联电阻）——导致发热和阻尼
- ESL（等效串联电感）——导致自谐振频率
- 漏电流——导致静态功耗
ESL是最头疼的。一个普通的MLCC电容，ESL大约1~5nH。假设C=0.47μF，ESL=3nH：
f_SRF = 1 / (2π√(0.47e-6 × 3e-9)) ≈ 4.24 MHz超过4.24MHz，电容变成感性，滤波效果大打折扣。这就是为什么高频EMI滤波需要并联多个小电容（如100nF、10nF、1nF）来覆盖不同频段。
3.5 二阶LC滤波器设计流程
说了这么多理论，咱们来总结一个实用的设计流程：
- 确定目标截止频率——通常取开关频率的1/10~1/5
- 初选L和C——用f_c公式计算，留20%余量
- 检查谐振峰——计算Q值，如果Q>2，加RC阻尼网络
- 验证插入损耗——考虑实际源/负载阻抗，确保最恶劣条件下仍有足够衰减
- 检查元件非理想性——确认电感的SRF和电容的SRF都高于工作频段
- 热测试——满载运行30分钟，检查电感和阻尼电阻的温度
这个流程我用了十几年，基本没出过大问题。当然，每个项目都有特殊情况，但大方向不会错。