4. 功率器件与拓扑
在 AI 服务器与加速卡供电链路中，效率并不是由单一器件决定的，而是由“器件特性 × 拓扑结构 × 工作点”共同塑造。理解 MOSFET、GaN、SiC 的损耗差异，以及多相 Buck、LLC、移相全桥在不同功率段和电压变换比下的效率曲线，是后续做效率优化与量产验证的基础。
一、器件层面的效率特性：MOSFET、GaN、SiC
功率器件的损耗可分为导通损耗、开关损耗和驱动损耗。硅基 MOSFET 的优势是成本低、驱动成熟、体二极管反向恢复可控；其短板在于高压下导通电阻 RDS(on) 随耐压快速上升，且输出电容 Coss 较大，高频开关损耗明显。
GaN HEMT 没有体二极管，反向导通压降较高，但输入电容和输出电容小，开关速度极快，适合 48V 以下、开关频率 200kHz～1MHz 的高密度 Buck 或半桥。SiC MOSFET 则在高耐压（650V～1200V）下保持较低 RDS(on) 和较小 Coss，适合 400V/800V 母线、PFC、LLC 原边和移相全桥，但其栅极驱动电压窗口窄，对负压尖峰敏感。
二、拓扑层面的效率特性：多相Buck、LLC、移相全桥
多相 Buck 用于 12V/48V 到 0.8V～1.8V 的 CPU/GPU 供电。其效率优势来自“交错并联”：N 相电流错开 360°/N，输出纹波频率提高 N 倍，输入电容 RMS 电流降低，每相电流减小使导通损耗按 I²R 下降。但相数增加会带来驱动损耗、均流难度和轻载效率下降。典型做法是动态切相：重载全相运行，轻载关闭部分相，保持每相工作在高效区。
LLC 谐振变换器 用于 400V 母线到 12V/48V 的隔离变换。它通过谐振腔实现原边开关管 ZVS 和副边整流管 ZCS，开关损耗极低，因此适合高频化。LLC 的效率峰值通常出现在谐振频率附近，增益范围有限；当输入电压偏离或负载很轻时，可能进入容性区，效率与可靠性同时恶化。
移相全桥 用于中高功率隔离场景，利用原边漏感与开关管结电容实现 ZVS，占空比通过移相角调节。其效率优势在中重载明显，但轻载时滞后桥臂 ZVS 能量不足，容易失去软开关；同时占空比丢失和环流损耗会拉低效率。
| 拓扑 | 典型应用 | 效率优势来源 | 主要损耗/限制 | 高效工作区 |
|---|---|---|---|---|
| 多相 Buck | 12V/48V→1V 大电流 | 交错并联、纹波抵消、导通损耗分摊 | 驱动损耗、均流、轻载相数管理 | 中重载、相数匹配 |
| LLC | 400V→12V/48V 隔离 | 原边ZVS、副边ZCS、开关损耗低 | 谐振腔环流、轻载容性区 | 谐振频率附近 |
| 移相全桥 | 中高功率隔离母线 | 漏感ZVS、移相调压 | 轻载ZVS丢失、占空比丢失 | 中重载、宽占空比 |
三、案例：48V→1V 供电链路的效率拆解
某 AI 加速卡供电采用两级架构：第一级 48V→12V 用 GaN 半桥 Buck，第二级 12V→1V 用 12 相 Si MOSFET Buck。实测满载效率 92.5%，其中第二级贡献主要损耗。拆解后发现：
第二级损耗分布（满载 800A）：
- 导通损耗：约 48%（Rds(on) × I² × D）
- 开关损耗：约 22%（Coss、Qg、死区）
- 驱动损耗：约 8%
- 电感铜损/铁损：约 18%
- 其他：约 4%
优化动作：
1. 将 12 相改为 16 相，每相电流从 66A 降至 50A，导通损耗下降约 42%。
2. 轻载 20% 以下切相至 4 相，轻载效率提升 3.1%。
3. 死区从 25ns 优化到 12ns，开关损耗下降约 1.2%。
这个案例说明：拓扑效率不是“选对拓扑就结束”，而是要在相数、死区、驱动和磁件之间做系统权衡。
四、常见误区与复盘
- 误区一：GaN 一定比 Si MOSFET 效率高。 在低压小电流、低频场景，GaN 的驱动损耗和成本可能反而拖累整体表现。
- 误区二：LLC 全负载高效。 LLC 在轻载和宽输入范围下可能偏离谐振点，效率快速下降，必须验证全负载曲线。
- 误区三：多相 Buck 相数越多越好。 相数增加会抬高驱动损耗和静态电流，轻载效率反而变差。
- 误区四：只看峰值效率。 AI 负载波动大，20%～50% 负载区间的效率往往比峰值效率更影响实际能耗。
总结来看，MOSFET、GaN、SiC 决定“开关有多快、导通有多低”，多相 Buck、LLC、移相全桥决定“能量怎么传、软开关能不能实现”。只有把器件特性与拓扑工作点对齐，才能在 AI 电源的高功率密度与宽负载范围内获得稳定、可量产的效率表现。