1. 课程导入
碳化硅（SiC）功率器件正在快速进入新能源汽车主驱逆变器、光伏逆变器、储能变流器、轨道交通牵引和工业电源等高压高频场景。与硅（Si）器件相比，SiC MOSFET 具备更高的击穿场强、更低的导通损耗和更高的工作温度能力，使系统效率、功率密度和开关频率显著提升。但这也带来一个常被低估的问题：高压绝缘与爬电设计难度同步上升。当母线电压从 400V 提升到 800V 甚至 1200V，当开关沿从几十纳秒缩短到几纳秒，当器件结温允许超过 175℃，绝缘系统面对的已不只是“耐压够不够”，而是电场集中、局部放电、表面污染、热老化与长期可靠性的综合挑战。
本课程围绕“SiC 高压绝缘与爬电设计”展开，目标不是简单复述安规条款，而是建立一条从物理机理 → 参数提取 → 结构设计 → 验证测试 → 失效复盘的完整工程链路。学完本课程，你应当能够判断一个 SiC 功率模块或变流器绝缘结构是否合理，能够读懂爬电距离、电气间隙、CTI、局部放电起始电压（PDIV）等关键参数，并能在 PCB、母排、模块封装和系统集成层面做出可落地的设计取舍。
核心概念：绝缘、爬电与电气间隙
在高压设计中，三个概念必须区分清楚。第一是电气间隙（Clearance），指两导电部件之间通过空气的最短空间距离，主要防止空气击穿；第二是爬电距离（Creepage Distance），指沿绝缘材料表面的最短路径，主要防止表面污染和潮湿条件下的漏电起痕；第三是绝缘穿透距离（Solid Insulation Distance），指通过固体介质内部的厚度，常见于 PCB 层间、灌封胶和陶瓷基板。SiC 系统由于 dv/dt 极高，还要额外关注局部放电（Partial Discharge, PD），因为 PD 往往是绝缘劣化的早期信号，而不是等到完全击穿才暴露问题。
关键认识：爬电距离不足通常不会立即击穿，而是在污染、凝露和长期电场作用下形成漏电起痕；电气间隙不足则可能在瞬态过压或浪涌下直接空气击穿。两者失效机理不同，设计时不能互相替代。
方法流程：从参数到验证的闭环
一个可复用的 SiC 高压绝缘设计流程通常包含以下步骤：
- 确定系统电压与过压等级：明确母线电压、开关尖峰、雷击浪涌和操作过电压，得到最大重复峰值电压与瞬态电压。
- 选择绝缘材料与污染等级：根据 CTI、工作温度、湿度和污染等级确定材料组别与降额系数。
- 计算最小电气间隙与爬电距离：依据 IEC 60664、IEC 62368 或 GB/T 16935 等标准，结合海拔修正和局部放电要求。
- 进行电场仿真与结构优化：识别三结合点、尖锐边缘、金属凸起和薄层介质中的电场集中区域。
- 制作样件并测试：执行耐压、PDIV、绝缘电阻、湿热老化和温度循环测试。
- 失效分析与迭代：对击穿、起痕、分层和 PD 超标进行根因定位，回到结构或材料层修正。
下面这张图展示了 SiC 高压绝缘设计中“电压—结构—材料—测试”之间的核心关系，也是本课程后续章节反复引用的总体框架。
典型场景：800V SiC 主驱逆变器的绝缘挑战
以新能源汽车 800V 主驱逆变器为例，SiC 模块开关频率可达 20kHz 以上，母线电压 800V，瞬态尖峰可能超过 1000V。此时若仍沿用 400V 系统的爬电距离和 PCB 布局，常见问题包括：
- 功率模块端子与散热器之间电气间隙不足，导致空气击穿或 PD 超标；
- PCB 表面在湿热和灰尘污染下形成漏电起痕，绝缘电阻下降；
- 母排绝缘层在高温和高 dv/dt 下出现局部放电，长期老化后分层；
- 灌封胶与金属界面存在气隙，电场集中引发 PD，最终导致绝缘失效。
这些问题往往不会在常温短时测试中暴露，而是在温度循环、湿热偏压和长期运行后逐步显现。因此，SiC 高压绝缘设计必须把加速老化与失效机理纳入早期设计验证。
关键参数与设计检查清单
| 参数/项目 | 含义 | 典型关注点 |
|---|---|---|
| CTI | 相对漏电起痕指数 | 材料组别、污染等级、表面粗糙度 |
| PDIV | 局部放电起始电压 | 气隙、尖角、三结合点、灌封质量 |
| 电气间隙 | 空气最短空间距离 | 海拔修正、瞬态过压、安装公差 |
| 爬电距离 | 沿面最短路径 | 污染等级、湿度、开槽与筋条 |
| 绝缘穿透距离 | 固体介质厚度 | PCB 层间、陶瓷基板、绝缘膜 |
| dv/dt | 电压变化率 | 开关速度、寄生电容、PD 激发 |
学习建议：本课程后续每章都会围绕一个具体设计对象展开，例如 PCB 爬电槽、母排绝缘、模块封装、灌封工艺和测试方法。建议你在学习时同步准备一个实际项目参数表，把母线电压、污染等级、材料 CTI、结构尺寸和测试条件代入，边学边算，效果最好。
常见误区与复盘思路
初学者最容易陷入三个误区。第一，把爬电距离和电气间隙混为一谈，认为加大爬电距离就能解决所有绝缘问题；第二，只按标准表格查最小值，忽略实际电场分布、污染和老化；第三，把绝缘测试当作最后一道工序，而不是设计输入的一部分。正确的做法是：在原理图阶段就确定电压等级和污染等级，在布局阶段就控制电场集中，在样件阶段就进行 PD 和老化测试，在失效后回到电场仿真和材料分析，形成闭环。
设计检查示例（伪代码）：
输入：Vbus=800V, Vpeak=1000V, 污染等级=2, 海拔=2000m
1. 查表得基础电气间隙与爬电距离
2. 按海拔修正系数 1.14 修正
3. 按 CTI 材料组别调整爬电距离
4. 仿真三结合点电场，目标 Emax < 材料击穿场强/安全系数
5. 测试 PDIV，要求 PDIV > 1.2 × Vpeak
6. 若 PDIV 不足，增加绝缘厚度、倒角、灌封或开槽
7. 通过湿热偏压与温度循环验证长期可靠性