3. 核心术语
在 CPU/GPU 核心供电 VRM 设计中，工程师之间的沟通、规格书的阅读、测试报告的判读，几乎都围绕六个核心术语展开：负载点（POL）、瞬态响应、纹波、效率、负载调整率、线性调整率。它们不是孤立指标，而是彼此耦合：负载点决定供电距离与寄生参数，瞬态响应决定去耦与环路带宽，纹波影响效率与信号完整性，调整率则刻画稳压精度。理解这六个术语的物理含义与相互制约关系，是后续选型、布局、调试与验收的基础。
一、负载点（Point of Load, POL）：供电的“最后一厘米”
负载点指电源变换器尽可能靠近负载（CPU/GPU 核心、SerDes、内存控制器等）放置的供电架构。传统集中式供电把 12V 或 48V 送到主板远端，再经长走线分配到芯片，走线电感与电阻会在负载突变时产生压降与振铃。POL 架构把 Buck 变换器或 DrMOS 直接放在芯片封装旁，缩短供电路径，降低寄生电感，从而改善瞬态与精度。
在 VRM 语境中，负载点不仅是一个位置概念，更是一组电气约束：供电路径电感 Lpath、路径电阻 Rpath、去耦电容到负载的距离。路径电感越大，瞬态电流变化时产生的感应电压 V = L·di/dt 越大，负载端看到的电压跌落越深。因此 POL 设计的核心动作是：缩短路径、增加近端去耦、降低回路面积。
二、瞬态响应：负载突变下的电压“过山车”
瞬态响应描述负载电流快速变化时，输出电压偏离并恢复稳态的过程。CPU/GPU 的负载电流可在纳秒到微秒级从数十安培跳到数百安培，VRM 必须在这一过程中把电压维持在允许窗口内。关键参数包括：
- 电压跌落/过冲：瞬态过程中 Vout 偏离稳态的最大值；
- 恢复时间：从扰动发生到电压回到稳态误差带内的时间；
- di/dt：负载电流变化率，决定感应电压与环路响应压力；
- 相位裕度与带宽：环路补偿决定响应速度与稳定性。
瞬态响应由三部分共同决定：输出电容的储能与 ESR、电感电流的爬升速度、控制环路的响应带宽。电容负责“顶住”最初几百纳秒，电感负责“接力”提供电流，环路负责把占空比调整到新的稳态。三者配合不当，就会出现跌落过深、恢复振荡或过冲。
三、纹波：叠加在直流上的“锯齿”
纹波是开关电源固有的输出电压周期性波动，主要由电感电流纹波在输出电容 ESR 上产生的电压以及电容充放电形成。其频率等于开关频率，波形近似三角波或锯齿波。纹波大小与以下参数直接相关：
ΔV_out ≈ ΔI_L × ESR + ΔI_L / (8 × f_sw × C_out)
其中：
ΔI_L = (V_in - V_out) × D / (f_sw × L)
D = V_out / V_in从公式可见：提高开关频率 fsw、增大电感 L、增大输出电容 Cout、降低 ESR，都能减小纹波。但提高频率会增加开关损耗，增大电感会减慢瞬态响应，增大电容会占用面积与成本。纹波不是越小越好，而是要在瞬态、效率、成本之间取得平衡。通常 CPU 核心供电要求纹波控制在输出电压的 1%～3% 以内。
四、效率：从输入到输出的“能量账本”
效率 η = Pout / Pin × 100%，是 VRM 最直观的能耗指标。损耗主要来自：
- 导通损耗：I²R，与 MOSFET 导通电阻、电感 DCR、走线电阻相关；
- 开关损耗：与开关频率、栅极电荷、Coss、死区时间相关；
- 驱动损耗：栅极驱动与控制器静态功耗；
- 磁芯损耗：电感磁芯的磁滞与涡流损耗；
- 电容 ESR 损耗：纹波电流在 ESR 上发热。
效率曲线通常呈“倒 U 形”：轻载时开关损耗占比高，效率偏低；中等负载时导通与开关损耗平衡，效率最高；重载时导通损耗 I²R 迅速上升，效率再次下降。因此多相 VRM 会在轻载时“切相”，关闭部分相位以提升轻载效率。
五、负载调整率与线性调整率：稳压精度的两个维度
负载调整率描述输入电压不变时，负载电流从空载到满载变化引起的输出电压变化，通常用百分比或 mV 表示：
负载调整率 = (V_out(空载) - V_out(满载)) / V_out(额定) × 100%线性调整率描述负载不变时，输入电压在规定范围内变化引起的输出电压变化：
线性调整率 = (V_out(V_in_max) - V_out(V_in_min)) / V_out(额定) × 100%两者都反映环路的直流增益与基准精度。负载调整率差，说明回路增益不足或走线压降过大；线性调整率差，说明输入前馈或补偿设计不足。在 CPU 核心供电中，负载调整率通常要求优于 ±1%，线性调整率优于 ±0.5%。
六、六项术语的耦合关系
这六个术语并非并列，而是存在明确的因果链。下面的 SVG 以“负载点”为起点，展示从空间布局到最终稳压精度的指标传导关系。
七、典型场景与参数对照
以一颗 200A 级 GPU 核心供电为例，输入 12V，输出 0.85V，开关频率 800kHz，8 相并联。下表给出六项术语在该场景下的典型关注点与设计动作。
| 术语 | 典型指标 | 关键影响因素 | 设计动作 |
|---|---|---|---|
| 负载点 POL | 路径电感 < 1nH | 布局距离、回路面积 | DrMOS 靠近芯片、多层铜箔、近端去耦 |
| 瞬态响应 | 跌落 < 40mV | C_out、环路带宽、di/dt | 增加陶瓷电容、优化补偿、提高带宽 |
| 纹波 | < 15mVpp | f_sw、L、C_out、ESR | 多相错相、低 ESR 电容、合理电感值 |
| 效率 | 满载 > 90% | RDS(on)、f_sw、磁芯 | 低导通电阻 MOSFET、切相、优化死区 |
| 负载调整率 | ±1% 以内 | 环路增益、走线压降 | 远端反馈、提高直流增益、开尔文连接 |
| 线性调整率 | ±0.5% 以内 | 输入前馈、基准精度 | 前馈补偿、高精度基准、输入滤波 |