4. 均流的基本概念
在多相 VRM 中，多个功率级并联工作，共同向负载提供电流。理想情况下，每一相应承担完全相同的电流，这样电感、MOSFET、驱动器和 PCB 铜箔的热应力才会一致，效率与寿命也才能达到设计预期。然而实际电路中，由于器件参数离散、布局不对称、驱动延迟差异以及控制环路增益有限，各相电流必然存在偏差。描述这种偏差程度的核心指标，就是均流误差。理解均流误差的定义、度量方式及其对系统的影响，是进行多相 VRM 设计与调试的基础。
一、均流误差的定义
均流误差描述的是某一相实际电流与理想平均电流之间的偏离程度。设 N 相 VRM 的总输出电流为 Iout，则理想情况下每相电流为：
I_avg = I_out / N第 k 相的实际电流为 Ik，则该相的均流误差可表示为：
ΔI_k = I_k − I_avgΔIk 为正值表示该相电流高于平均值，为负值表示低于平均值。工程上更常用的是最大均流误差，即所有相中偏离平均值最大的那一相的偏差量：
ΔI_max = max(|I_k − I_avg|), k = 1, 2, …, N均流误差既可以用绝对电流值表示，也可以用相对于平均电流的百分比表示，这就引出了绝对均流精度与相对均流精度的区分。
二、绝对均流精度与相对均流精度
绝对均流精度直接以安培为单位衡量各相电流与平均值的偏差。例如一个 4 相 VRM 输出 100 A，平均每相 25 A，若某一相实际为 28 A，则绝对均流误差为 3 A。绝对精度直观反映了电流不平衡的物理量大小，便于与器件额定电流、电感饱和电流等参数直接比较。
相对均流精度则以百分比形式表示偏差相对于平均电流的比例：
相对均流误差 = ΔI_max / I_avg × 100%上例中相对均流误差为 3 A / 25 A = 12%。相对精度便于在不同输出电流、不同相数之间进行横向比较，也更适合写入设计规格书。需要注意的是，相对均流误差会随负载电流变化：轻载时平均电流小，同样的绝对偏差会导致更大的相对误差；重载时相对误差通常收窄，但绝对偏差可能增大。
三、均流误差的度量与判定
实际测试中，通常用电流探头或每相串联的采样电阻配合示波器，逐相测量电感电流或下管电流。判定均流是否合格，一般关注以下三个量：
- 最大正偏差：电流最大相与平均值的差，决定该相是否过流。
- 最大负偏差：电流最小相与平均值的差，反映该相是否“偷懒”。
- 峰峰值离散度：最大相与最小相电流之差，反映整体一致性。
下表给出一个 6 相 VRM 在 120 A 负载下的实测均流数据示例：
| 相号 | 实测电流 (A) | 偏差 ΔI (A) | 相对误差 |
|---|---|---|---|
| Phase 1 | 22.8 | +2.8 | +14.0% |
| Phase 2 | 19.2 | −0.8 | −4.0% |
| Phase 3 | 20.5 | +0.5 | +2.5% |
| Phase 4 | 18.6 | −1.4 | −7.0% |
| Phase 5 | 19.8 | −0.2 | −1.0% |
| Phase 6 | 19.1 | −0.9 | −4.5% |
平均电流为 20 A，最大正偏差出现在 Phase 1，为 +2.8 A，相对误差 +14%；最大负偏差出现在 Phase 4，为 −1.4 A。峰峰值离散度为 22.8 − 18.6 = 4.2 A。若规格要求相对均流误差不超过 ±10%，则 Phase 1 已超标，需要排查该相的驱动、电感或采样回路。
四、均流对效率、热应力与可靠性的影响
均流误差并非只是一个“好看不好看”的指标，它直接决定 VRM 的效率、热设计和长期可靠性。
对效率的影响：功率级的导通损耗与电流平方成正比。若某一相电流比平均值高 20%，其导通损耗将比理想情况高约 44%。由于总输出功率不变，其他相电流偏低、损耗略降，但损耗与电流是平方关系，总损耗仍然上升。因此均流变差会直接拉低满载效率，在轻载效率优化（如切相）场景下影响更明显。
对热应力的影响：电流偏高的相，其电感铜损、MOSFET 导通损耗和 PCB 铜箔焦耳热都会集中增加。热点温度上升会导致 MOSFET 的 RDS(on) 进一步增大，形成正反馈，使该相电流更大、温度更高。若散热设计只按平均电流估算，重载相可能超出热设计余量，触发过温保护或加速老化。
对可靠性的影响：长期电流不均会使部分器件工作在更高结温和更大电流应力下。电解电容的寿命近似遵循每升高 10 ℃ 寿命减半的规律，电感绝缘和焊点也会因热循环加速疲劳。均流差的 VRM 往往在早期就出现某一相损坏，进而导致整个电源失效，MTBF 明显低于均流良好的设计。
五、案例与复盘：均流超标排查
某 6 相 VRM 在 120 A 负载下实测 Phase 1 电流 22.8 A，相对误差 +14%，超出 ±10% 规格。排查过程如下：
- 交换 Phase 1 与 Phase 2 的电流采样通道，确认偏差跟随通道还是跟随功率级。结果偏差跟随功率级，排除采样通道问题。
- 检查 Phase 1 的电感，发现其直流电阻比其余相低约 8%，导致该相自然分流偏大。
- 检查驱动回路，Phase 1 的栅极走线较短，开通延迟略小，进一步加剧了电流偏置。
- 更换同批次电感并微调均流环路增益后，Phase 1 电流降至 20.9 A，相对误差 +4.5%，满足规格。
复盘结论：均流误差是器件离散性、布局不对称和控制环路共同作用的结果。设计阶段应尽量保证各相电感、MOSFET、驱动走线和采样网络对称；调试阶段应逐相测量，先定位偏差来源，再通过均流环路或器件匹配进行修正。只有把均流误差控制在合理范围内，VRM 才能在效率、热应力和可靠性三个维度同时达标。