1. 课程导入
共封装光学（Co-Packaged Optics，CPO）正在从实验室走向大规模数据中心交换与AI集群互连。它把光引擎从可插拔模块搬到交换ASIC或计算芯片的近旁，通过基板级封装把电通道缩短到毫米量级，从而在带宽密度、能效和时延上获得数量级收益。但这一架构变化也把两个原本分散的工程问题推到了同一封装体内：热与光功率稳定。本课程围绕这两条主线展开，帮助学员建立从器件、封装、系统到运维的完整工程视角。
一、CPO技术演进背景
传统可插拔光模块（如400G/800G QSFP-DD、OSFP）把光电器件封装在面板侧，电信号需经过较长PCB走线、连接器和ASIC SerDes，功耗与信号完整性压力随速率提升迅速放大。CPO将光引擎与交换芯片共封装在同一基板上，电链路缩短至数毫米，SerDes功耗显著下降，同时支持更高通道密度。其演进大致经历三个阶段：
- 可插拔阶段：光模块独立、可热插拔、维护方便，但电损耗与面板密度受限。
- 近封装光学（NPO）：光引擎靠近ASIC但仍可独立更换，折中方案。
- 共封装光学（CPO）：光引擎与ASIC同基板封装，带宽密度和能效最优，但热与可维护性挑战最大。
推动CPO落地的核心动力是AI训练集群对互连带宽的指数级需求。GPU集群规模从千卡走向十万卡，交换芯片容量从25.6T向51.2T、102.4T演进，可插拔方案在功耗和面板密度上逐渐逼近物理极限。CPO因此成为下一代互连的关键路径。
二、热设计与光功率稳定的工程意义
CPO封装内，交换ASIC功耗可达数百瓦，激光器、调制器、光电探测器与驱动芯片紧邻热源。温度直接影响激光器波长、阈值电流、调制效率与探测器响应度。若热设计不当，会出现波长漂移超出DWDM通道、光功率下降、误码率上升甚至链路中断。因此，热设计与光功率稳定不是两个独立课题，而是同一封装体内的耦合问题。
核心耦合关系：结温升高 → 激光器波长红移、阈值电流上升 → 输出光功率下降 → 链路预算恶化 → 误码率上升。热设计的目标是控制结温波动，光功率稳定的目标是维持发射功率与接收灵敏度在预算内，两者必须协同设计。
工程上，热设计关注热阻网络、TIM材料、散热器、风冷/液冷边界条件；光功率稳定关注激光器偏置控制、波长锁定、闭环反馈、监控光电二极管（MPD）与自动功率控制（APC）。二者通过温度传感器、TEC、加热器与固件算法形成闭环。
三、课程学习目标与整体知识框架
本课程共30章，围绕“热—光—电—控”四条主线展开，目标是让学员能够独立完成CPO系统的热设计评估、光功率稳定方案选型与故障定位。具体学习目标如下：
- 理解CPO架构演进与热、光功率稳定的耦合机理。
- 掌握热阻网络建模、TIM选型、散热边界条件与结温估算方法。
- 掌握激光器波长漂移、APC、波长锁定与TEC控制原理。
- 能够设计温度—光功率闭环控制策略并评估链路预算。
- 具备CPO热与光功率相关故障的排障与复盘能力。
| 知识模块 | 核心对象 | 关键参数 | 工程输出 |
|---|---|---|---|
| 热设计基础 | ASIC、TIM、基板、散热器 | Rth、Tj、Tcase、功耗 | 热阻网络与结温预算 |
| 光功率稳定 | 激光器、MPD、TEC、APC | 波长、阈值电流、斜率效率 | 闭环控制与链路预算 |
| 封装与集成 | 光引擎、光纤耦合、基板 | 耦合损耗、热膨胀系数 | 封装热—光协同方案 |
| 系统与运维 | 交换机、液冷、监控固件 | BER、温度告警、功率告警 | 排障流程与复盘报告 |
四、典型场景与常见误区
以一个51.2T CPO交换机为例：ASIC功耗约400W，光引擎8个，每个含8通道激光器。若散热器热阻为0.08℃/W，环境温度35℃，则ASIC结温约67℃；但光引擎位于ASIC边缘，局部热流密度高，实际结温可能高出10–15℃。此时激光器波长漂移约1.0–1.5nm，若DWDM通道间隔为0.8nm，将直接串扰。工程上需通过热仿真优化布局、增加均热板或采用液冷，同时在固件中启用波长锁定与APC。
常见误区：只关注ASIC结温而忽略光引擎局部温度；只做静态热设计而不考虑负载波动；把APC当作万能方案而忽视波长锁定；在风冷边界下直接套用液冷数据。这些都会导致链路在高温或高负载下失效。
学习建议：每章先建立“热—光—电—控”四要素的因果链，再结合参数与案例做定量估算。遇到公式先问“它描述的是哪个物理过程”，遇到方案先问“它解决了哪条耦合路径”。这样在30章结束后，你就能把零散知识串成可落地的工程能力。
本课程后续将依次展开热设计基础、光功率稳定原理、封装协同、系统集成与运维排障等内容。本章作为导入，重点在于建立全局认知：CPO的竞争力来自带宽与能效，而它的工程成败取决于热与光功率稳定能否在同一封装体内协同收敛。