2. CPO技术基础

CPO（Co-Packaged Optics，共封装光学）是面向高带宽交换与算力互连的关键技术路线。它的核心思想并不复杂：把光引擎从面板侧的可插拔模块中“搬”到交换芯片或计算芯片的近旁，让电信号在极短距离内完成“电—光”转换，从而绕开长距离高速电通道带来的损耗、功耗和信号完整性问题。理解CPO，需要同时抓住三个层面：物理结构上的“近”、信号链路上的“短”、系统架构上的“协同”。

一、基本原理：把光引擎放到芯片旁边

传统可插拔光模块的链路是：交换芯片 → PCB走线 → 面板连接器 → 光模块 → 光纤。其中，交换芯片到面板之间的高速电信号需要经过较长的PCB走线、过孔和连接器，速率越高，损耗越严重。CPO则把光引擎（Optical Engine）与交换ASIC或计算芯片封装在同一基板或同一封装体内，电信号只经过几毫米到几厘米的基板互连，随后立即转换为光信号输出。

从信号链角度看，CPO缩短的是“电域”部分，而不是“光域”部分。光信号依然要通过光纤传输，但高速电信号不再需要跨越面板。这样带来的直接收益包括：降低通道损耗、减少SerDes均衡压力、降低每比特功耗、提升面板密度。代价则是光引擎与芯片绑定更紧，可维护性和热管理复杂度上升。

二、技术演进：从可插拔到共封装

光互连的封装形态大致经历了几个阶段。早期是前面板可插拔模块，如SFP、QSFP、OSFP，优点是标准化、可热插拔、维护方便；缺点是面板密度有限，电通道长。随后出现板载光学（OBO），把光模块焊在PCB上，缩短了部分电通道，但维护性下降。再进一步是近封装光学（NPO），光引擎放在芯片附近但尚未完全共封装。最终发展到CPO，光引擎与交换芯片共同封装，电通道最短。

推动这一演进的核心动力是SerDes速率提升。当单通道速率从25Gbps、56Gbps走向112Gbps甚至224Gbps时，PCB电通道的插入损耗和反射问题急剧放大。继续依赖可插拔模块，意味着需要更强的DSP、更复杂的均衡和更高的功耗。CPO通过缩短电通道，为更高速率提供了更可行的物理基础。

三、与传统可插拔光模块的对比

CPO与可插拔模块并非简单替代关系，而是面向不同场景的两种工程取舍。可插拔模块的优势在于标准化、可维护、多厂商互操作和故障隔离；CPO的优势在于高密度、低功耗、低时延和更优的信号完整性。实际部署中，两者会在较长时间内共存。

四、典型应用场景与验证关注点

CPO最直接的应用场景是AI训练集群和超大规模数据中心。以GPU集群为例，单台服务器内GPU之间、服务器与交换机之间需要极高的互连带宽。传统可插拔模块在51.2Tbps交换容量下，面板密度和功耗都面临挑战。CPO可以把光引擎直接放在交换芯片周围，实现更高密度的光输出，同时降低每比特功耗。

在CPO协同验证中，需要重点关注几个方面：

• 电通道验证：芯片到光引擎的基板互连阻抗、插入损耗、串扰和回波损耗。
• 光通道验证：光引擎的调制带宽、消光比、波长稳定性和耦合效率。
• 热协同验证：交换芯片与光引擎共封装后的热耦合，光引擎温度对波长和寿命的影响。
• 协议与链路训练：SerDes自适应均衡、链路训练、FEC配合和误码率测试。
• 可测试性设计：共封装后内部节点难以探测，需要DFT和片上监测手段。

五、常见误区与复盘

第一个误区是认为CPO会完全取代可插拔模块。实际上，可插拔模块在灵活性、标准化和运维生态上仍有明显优势，CPO更适合高密度、高带宽、功耗敏感的场景。第二个误区是只关注光引擎本身，忽略封装基板、散热和供电的协同设计。CPO的难点往往不在单个器件，而在系统集成。

第三个误区是把CPO验证等同于传统光模块验证。传统模块可以独立测试后再插入系统，而CPO的光引擎与芯片共封装，测试接口和探测点大幅减少，必须更早地在设计阶段引入可测试性结构。第四个误区是低估热的影响。交换芯片功耗高，光引擎对温度敏感，两者共封装后热流路径复杂，温度梯度会直接影响光波长和链路预算。

CPO协同验证典型检查项：
1. 基板互连：插入损耗 < 1.5 dB，回波损耗 > 10 dB
2. 光引擎：调制带宽 > 30 GHz，消光比 > 4 dB
3. 热设计：光引擎结温 < 70°C，波长漂移 < 0.1 nm
4. 链路：BER < 1e-12（含FEC），链路余量 > 3 dB
5. 可测试性：关键节点监测覆盖率 > 90%

总体来看，CPO是高速互连从“电为主、光为辅”走向“光电协同”的必然产物。它的价值不在于单一器件的突破，而在于把芯片、光引擎、封装、散热和协议验证整合为一个系统工程问题。理解这一点，才能在后续的协同验证中抓住真正的关键路径。