3. 数字电路与光互连基础

在光电混合计算数据通路中,电域负责高密度逻辑运算与存储,光域负责低损耗、高带宽、长距离或高扇出的数据搬运。理解两者的接口边界,必须先回到数字电路与光互连的基础:CMOS 逻辑决定电域信号如何产生、整形与判决,信号完整性决定这些信号在到达光发射机前是否仍然“干净”,而光互连则决定数据以何种代价跨越芯片、板卡或机柜。本节围绕这三层基础展开,并给出可落地的设计检查清单。

一、CMOS逻辑:电域数据通路的“语法”

CMOS 逻辑的核心是互补开关:PMOS 负责上拉,NMOS 负责下拉,二者栅极由同一输入控制,静态时几乎不消耗直流功耗。反相器是最小单元,其电压传输曲线(VTC)决定了逻辑阈值、噪声容限和增益。实际数据通路中,组合逻辑(如加法器、多路选择器、比较器)与时序逻辑(如触发器、寄存器)交替出现,时钟沿决定数据何时被采样。

对光电混合设计而言,需要特别关注三类参数:逻辑摆幅(通常为 VDD 到 GND)、翻转阈值(约 VDD/2,但受工艺角影响)、驱动能力(决定上升/下降时间)。当电信号要驱动光调制器或激光驱动器时,CMOS 输出往往需要电平转换或缓冲级,因为光器件常需要特定共模电压与驱动电流。

典型CMOS反相器关键参数(示例,0.18μm工艺):
VDD = 1.8 V
VM  ≈ 0.9 V(翻转阈值)
NMH ≈ 0.6 V,NML ≈ 0.6 V(噪声容限)
tPHL ≈ 35 ps,tPLH ≈ 45 ps(负载10 fF)
静态功耗 ≈ nW级;动态功耗 ∝ C·VDD²·f

二、信号完整性:从“有波形”到“可判决”

信号完整性(SI)研究的是互连、电源、封装与负载对信号波形的影响。在光电混合通路中,电信号通常要经过芯片内互连、凸点、封装走线、PCB 传输线,最后到达光引擎。任何一处阻抗不连续都会引起反射,任何相邻走线都会通过容性/感性耦合引入串扰,任何电源网络波动都会导致抖动与误码。

常见 SI 问题与对策如下:

  • 反射:传输线阻抗不匹配,表现为过冲、下冲、振铃。对策:端接(串联/并联/戴维南)、控制线宽与参考平面。
  • 串扰:相邻信号线耦合,表现为噪声毛刺。对策:增加线间距、加地屏蔽、降低边沿速率。
  • 抖动:时钟或数据边沿随机/确定性偏移。对策:使用差分信号、优化电源去耦、缩短回流路径。
  • 地弹:回流路径电感导致参考地波动。对策:增加地过孔、使用低电感封装、降低同时开关输出数。
在光电混合数据通路中,光发射机前的电信号通常要求:差分摆幅 200–800 mVpp、抖动 RMS < 1 ps、回波损耗 < -10 dB。这些指标直接决定光眼图的张开度。

三、光互连的优势与挑战

光互连以光子为载体,在带宽密度、传输损耗、抗电磁干扰和传输距离方面具有显著优势。单模光纤在 1310 nm 或 1550 nm 窗口的损耗可低至 0.2 dB/km,而高速电信号在 PCB 上的损耗随频率指数上升。波分复用(WDM)还能在单根光纤中并行多路波长,极大提升带宽密度。

但光互连并非“免费午餐”。其挑战包括:光电转换功耗、激光器温漂、调制器非线性、耦合对准公差、以及光域缺乏像 CMOS 那样成熟的逻辑与存储。因此,光电混合计算通常让电域做“聪明的事”(逻辑、缓存、控制),让光域做“擅长的事”(高带宽、低损耗搬运)。

维度电互连(CMOS/PCB)光互连(光纤/波导)
带宽密度受趋肤效应与串扰限制高,WDM 可并行多波长
传输损耗随频率升高而增大低且平坦(0.2 dB/km 级)
抗干扰易受 EMI/EMC 影响天然抗电磁干扰
功耗短距低,长距高长距低,短距受光电转换限制
逻辑/存储成熟、高密度弱,需电域辅助
主要挑战SI、功耗墙、引脚数转换功耗、温漂、对准、成本

四、案例:从 CMOS 到光发射机的信号链

假设一个 25 Gb/s 光发射通道:FPGA 内部 SerDes 输出差分电信号,经封装走线到达光引擎,再由激光驱动器调制 EML 或硅光调制器。设计时需要依次检查:SerDes 输出摆幅与共模是否匹配驱动器输入;封装走线是否为 100 Ω 差分阻抗;电源去耦是否覆盖驱动器带宽;光调制器偏置点是否随温度漂移。

若眼图闭合,排查顺序建议为:先看电眼图(示波器+探头),再看光眼图(参考接收机),最后看误码率(BERT)。电眼图好而光眼图差,问题多在驱动器或调制器;电眼图差,问题多在 SI 或电源。

常见误区:把光互连当成“零功耗”方案。实际上,激光器偏置、调制器驱动、TIA/驱动器以及温控(TEC)都会消耗可观的功耗。短距(< 1 m)场景下,电互连往往更经济。

五、设计检查清单(复盘用)

  1. CMOS 逻辑:确认逻辑摆幅、阈值、驱动能力与负载匹配。
  2. 信号完整性:检查阻抗连续性、端接、串扰、回流路径与电源去耦。
  3. 光电接口:确认电信号摆幅/共模与光驱动器输入匹配。
  4. 光域:确认波长、调制格式、偏置点与温控策略。
  5. 系统:评估光电转换功耗与带宽密度是否满足整体预算。
CMOS逻辑 → 信号完整性 → 光互连:光电混合数据通路信号链 CMOS 逻辑域 组合逻辑 / 时序逻辑 VDD=1.8V, VM≈0.9V 驱动能力 / 边沿速率 动态功耗 ∝ C·V²·f 信号完整性 (SI) 阻抗连续 / 端接 / 串扰 抖动 / 地弹 / 电源去耦 差分 100Ω,回损 < -10dB 眼图张开度 / BER 光互连域 激光器 / 调制器 / 波导 WDM 多波长并行 损耗 0.2 dB/km 级 抗 EMI / 温漂 / 对准 典型 25 Gb/s 光发射信号链 SerDes 输出 封装/PCB 走线 激光驱动器 光调制器 光纤/WDM 电域优势 高密度逻辑 / 成熟存储 / 短距低功耗 灵活控制 / 易于集成 挑战:SI、功耗墙、引脚数 光域优势 高带宽密度 / 低损耗 / 抗 EMI WDM 并行 / 长距传输 挑战:转换功耗、温漂、对准、成本

总结来看,CMOS 逻辑提供电域的计算与判决能力,信号完整性保证电信号在到达光引擎前仍然可被可靠采样,光互连则在高带宽、低损耗和长距离场景中补足电域的短板。三者不是替代关系,而是分工与协同。设计光电混合数据通路时,应把“电到光”的接口当作一等公民,从摆幅、阻抗、抖动、偏置和温控五个维度同时约束,才能获得稳定的系统眼图与误码率。