2. 硅光PIC基础
硅光子学(Silicon Photonics)的核心思想,是把原本分立的光学器件——波导、分束器、调制器、探测器——用半导体工艺集成到同一块硅芯片上,形成光子集成电路(PIC)。理解PIC封装与光纤耦合设计,必须先建立对"芯片内部有什么、光如何走、电如何控"的整体认知。本节从材料平台出发,逐层拆解关键器件,并说明PIC在光通信与传感中的角色定位。
一、硅光平台:为什么是SOI
硅光最常用的平台是SOI(Silicon-On-Insulator)晶圆,其结构为"顶层硅—埋氧层(BOX)—硅衬底"。顶层硅通常厚220 nm或300 nm,埋氧层厚2~3 μm。埋氧层的作用是提供强折射率差:硅折射率约3.48,二氧化硅约1.44,巨大的折射率差使光被牢牢限制在几百纳米宽的波导中,从而实现高密度集成与很小的弯曲半径(数微米即可实现低损耗弯折)。
但硅是间接带隙材料,不能有效发光,因此片上光源通常靠外部激光器或键合III-V材料实现;这也是硅光模块多采用"外置光源+片上调制"架构的原因。除SOI外,还有氮化硅(SiN)平台,损耗更低、透明窗口更宽,常用于传感与窄线宽场景,但集成密度低于硅。
二、光波导:光的"导线"
硅光波导最常见的是条形波导(strip waveguide)和脊形波导(rib waveguide)。条形波导限制强、弯曲半径小,适合高密度布线;脊形波导在平板区保留一层薄硅,便于做电学掺杂与电极接触,常用于调制器与探测器区域。
波导的关键参数包括:单模条件(通常宽约450~500 nm)、有效折射率、群折射率、传播损耗(典型1~3 dB/cm)、弯曲损耗与模式失配损耗。设计时要同时考虑光学限制与电学接入,这也是硅光"光电场协同设计"的由来。波导端面与光纤的模场尺寸差异极大(硅波导约0.5 μm,单模光纤约10 μm),这正是后续耦合设计要解决的核心矛盾。
三、调制器与探测器:电光转换的两端
调制器负责把电信号加载到光上。硅中缺乏强线性电光效应,主流方案是等离子体色散效应:通过PN结注入或耗尽载流子,改变硅的折射率与吸收,从而改变光的相位。常见结构包括MZI(马赫-曾德尔)调制器和微环调制器。MZI线性度好、温度稳定性好;微环尺寸小、功耗低,但对温度与波长极其敏感,需要热调谐或波长锁定。
探测器负责把光转回电。硅在通信波段(1310/1550 nm)几乎不吸收,因此通常外延或键合锗(Ge)形成Ge/Si探测器,利用锗的强吸收实现光电转换。关键指标包括响应度(典型0.8~1.0 A/W)、暗电流、带宽(数十GHz)与饱和光功率。
| 器件 | 物理机制 | 典型参数 | 封装关注点 |
|---|---|---|---|
| 光波导 | 全内反射+折射率差限制 | 损耗1~3 dB/cm,弯曲半径5~10 μm | 端面模场匹配、耦合损耗 |
| MZI调制器 | 载流子等离子体色散 | VπL约1~2 V·cm,速率25~100 Gb/s | 电极高频连接、阻抗匹配 |
| 微环调制器 | 谐振增强+载流子调制 | 尺寸约10 μm,功耗低 | 温度控制、波长锁定 |
| Ge/Si探测器 | 锗吸收产生光生载流子 | 响应度0.8~1.0 A/W,带宽>30 GHz | 暗电流、光纤对准精度 |
| 光栅耦合器 | 周期结构衍射耦合 | 耦合损耗1~3 dB,带宽约30 nm | 垂直对准容差、折射率匹配胶 |
四、无源器件:分束、合束、滤波与耦合
无源器件不改变光功率总量,只完成分配、合路、滤波与耦合。常见类型包括:
- MMI耦合器:多模干涉实现1×2、2×2分束,工艺容差好,广泛用于MZI与平衡探测。
- 定向耦合器:靠两波导间倏逝场耦合,可做分束器与微环耦合区。
- 阵列波导光栅(AWG):用于波分复用/解复用,是DWDM模块的关键。
- 光栅耦合器:垂直耦合,便于晶圆级测试,但带宽与偏振敏感。
- 模斑转换器(SSC):把硅波导模场扩大到接近光纤,降低端面耦合损耗。
这些无源器件的损耗、带宽与偏振特性,直接决定PIC的链路预算,也决定封装时对对准精度的要求。
五、PIC在光通信与传感中的角色
在光通信中,PIC承担"电光转换+波分复用+探测"的集成任务,典型形态是800G/1.6T可插拔光模块或CPO(共封装光学)。PIC把多路调制器、探测器、AWG集成在一颗芯片上,大幅缩小体积、降低功耗,但代价是光纤耦合通道数增多,对准与封装难度上升。
在传感中,PIC用于激光雷达(FMCW)、光纤陀螺、生物传感与气体检测。例如硅光FMCW激光雷达用片上相干探测实现距离与速度同时测量;微环谐振器通过波长漂移检测生化分子浓度。传感场景往往对温度稳定性、偏振控制与低损耗提出更高要求。
六、常见误区与复盘
初学者容易把PIC当成"把分立器件缩小版拼在一起",但硅光的真实约束来自材料与工艺:硅不发光、调制靠载流子、探测器靠锗、波导偏振敏感。另一个误区是只关注器件指标而忽略耦合与封装:一颗调制器带宽再高,如果光纤耦合损耗多3 dB,链路预算就可能不成立。
复盘时建议按"平台—波导—有源—无源—耦合—封装"的顺序检查:先确认平台与波长,再核对波导单模与损耗,然后看调制器/探测器偏置与带宽,最后回到耦合结构与对准容差。只有把芯片内部与外部耦合放在同一张链路预算表里,PIC设计才算闭环。