3. 差分器件与差分信号基础
在高速数字电路与射频微波测试领域，差分信号架构已成为支撑千兆以太网、PCIe、USB、HDMI、DDR等主流接口的核心传输方式。与传统的单端信号相比，差分信号在抗干扰能力、电磁兼容性以及信号完整性方面具有显著优势。对于从事VNA（矢量网络分析仪）混合模式S参数测量的工程师而言，深刻理解差分信号的基本原理、共模与差模的数学定义、阻抗特性以及差分对布线的基本规则，是正确构建测试夹具、解读混合模式S参数（SDD、SCC、SCD、SDC）以及完成差分器件验证的前提。本章将系统梳理这些基础概念，为后续章节的测量实操奠定坚实的理论基础。
上图展示了差分信号从物理传输线到VNA混合模式S参数测量的完整映射关系。左侧为差分信号的基本分解模型，中间为四端口VNA测量得到的混合模式S参数矩阵，右侧为工程应用场景。理解这一链路关系，是掌握差分器件验证方法的关键。
3.1 差分信号原理与数学定义
差分信号并非简单的“两根线同时传输”，而是指在两条对称传输线（通常标记为P和N，或+和-）上传输一对幅度相等、相位相反的电压信号。接收端通过检测两条线上的电压差值来还原逻辑状态，这一机制赋予了差分信号独特的抗干扰能力。
核心数学定义：对于一对差分信号，其瞬时电压分别为 VP(t) 和 VN(t)，则：
- 差模电压（Differential Voltage）： Vdiff(t) = VP(t) - VN(t)。这是接收端实际检测的有效信号，携带逻辑信息。
- 共模电压（Common Voltage）： Vcomm(t) = [VP(t) + VN(t)] / 2。这是两条线上的平均电平，通常代表直流偏置或外部噪声干扰。
理想情况下，差分信号只包含差模分量，共模分量为零。然而在实际电路中，由于驱动器的非理想特性、PCB布线的不对称性以及外部电磁干扰，共模分量不可避免。共模噪声是导致电磁辐射（EMI）和接收端误码的主要来源之一。在VNA测量中，我们正是通过混合模式S参数来量化这些差模与共模分量之间的转换关系。
3.2 共模与差模概念在VNA测量中的体现
在四端口VNA测量中，传统的单端S参数（4×4矩阵）无法直观反映差分器件的真实性能。混合模式S参数通过数学变换，将单端端口（Port1、Port2、Port3、Port4）映射为差模端口（D）和共模端口（C），从而得到2×2的混合模式矩阵。这一变换的核心在于定义差模和共模的激励与响应。
| 混合模式参数 | 定义 | 物理意义 | 典型关注指标 |
|---|---|---|---|
| SDD | 差模激励下的差模响应 | 差分信号的传输与反射特性 | SDD21（差分插入损耗）、SDD11（差分回波损耗） |
| SCC | 共模激励下的共模响应 | 共模信号的传输与反射特性 | SCC21（共模抑制能力） |
| SDC | 差模激励下的共模响应 | 差模到共模的转换（模式转换） | SDC21（差模转共模，越小越好） |
| SCD | 共模激励下的差模响应 | 共模到差模的转换（抗扰度指标） | SCD21（共模转差模，越小越好） |
在VNA测量中，SDD参数是衡量差分器件传输质量的核心指标。例如，对于一条100Ω差分传输线，理想的SDD21应接近0dB（无损耗），SDD11应远小于-20dB（良好匹配）。而SDC和SCD参数则反映了差分对的不对称性——如果布线时两根线长度不一致或参考地平面不连续，就会导致差模能量泄漏到共模，表现为SDC21增大。
3.3 差分阻抗与共模阻抗的物理本质
差分阻抗（Zdiff）是指差分信号在传输线上传播时，两条线之间呈现的瞬态阻抗。它并非简单的两条单端阻抗之和，而是与传输线的几何结构、介质材料以及耦合程度密切相关。对于边缘耦合微带线或带状线，差分阻抗的计算公式为：
Z_diff = 2 × Z_odd其中 Zodd 为奇模阻抗（Odd-mode Impedance），即当两条线分别施加幅度相等、相位相反的信号时，每条线对参考地呈现的阻抗。同理，共模阻抗（Zcomm）与偶模阻抗（Zeven）的关系为：
Z_comm = Z_even / 2在PCB设计中，通常要求差分阻抗为100Ω（USB、PCIe等）或90Ω（HDMI等）。为了实现这一目标，需要精确控制线宽、线距、介质厚度以及参考平面的连续性。值得注意的是，差分阻抗与单端阻抗（Z0）之间没有简单的固定比例关系，它取决于耦合系数。当线距较大（弱耦合）时，Zdiff ≈ 2×Z0；当线距较小（强耦合）时，Zdiff < 2×Z0。
工程经验：在VNA的TDR（时域反射计）模式下，可以直接测量差分阻抗的沿线分布。如果发现阻抗突变点，通常对应着走线宽度变化、过孔换层或参考平面开槽等位置。差分阻抗的容差范围一般控制在±10%以内，对于25Gbps以上的高速链路，建议控制在±5%以内。
3.4 差分对布线基础与工程约束
差分对布线的核心目标是保证两条线的电气对称性，从而维持差模信号的完整性并抑制共模噪声。以下是差分对布线的基本规则与常见误区：
3.4.1 布线核心原则
- 长度匹配：差分对内的P和N线必须保持等长，长度偏差会导致相位偏移，使部分差模信号转换为共模。对于10Gbps信号，建议长度偏差控制在5mil（约0.127mm）以内，对应时间偏差约0.5ps。
- 间距恒定：差分对内的线距（S）必须保持一致，以保证耦合系数恒定。线距变化会导致差分阻抗波动。通常设计规则要求S保持恒定，且与线宽（W）满足特定比例（如S=2W）。
- 参考平面完整：差分对下方必须有连续、完整的参考地平面。参考平面的开槽或分割会导致阻抗不连续，并破坏回流路径，增加共模辐射。
- 避免直角走线：直角拐角会导致线宽突变，产生阻抗不连续。建议使用45度角或圆弧过渡。
3.4.2 常见误区与风险
误区一：认为差分信号不需要参考平面。虽然差分信号对参考平面的依赖度低于单端信号，但完全悬浮的差分线会导致共模阻抗极高，无法有效抑制共模噪声。实际上，差分线仍然需要参考平面来提供回流路径和稳定的共模阻抗。
误区二：过度追求强耦合。有些设计人员认为线距越小越好，以增强耦合。但过小的线距会增加串扰风险，并导致差分阻抗难以控制。合理的耦合系数应使Zdiff满足目标值，同时保证Zcomm在合理范围内（通常为25-30Ω）。
误区三：忽略过孔处的阻抗补偿。差分对换层时，过孔会产生寄生电容，导致阻抗偏低。需要在过孔附近进行阻抗补偿（如增加反焊盘尺寸或调整过孔直径）。
3.5 案例拆解：差分对阻抗失配的TDR定位与修复
背景与约束：某通信设备PCB上有一对用于25Gbps SerDes接口的差分走线，设计要求Zdiff = 100Ω ± 5%。在原型板测试中，链路误码率（BER）高于1e-12的阈值，系统无法稳定工作。
初始现象与目标：使用VNA的TDR模式测量该差分对，发现差分阻抗在走线中段出现明显的凹陷，最低值降至约82Ω。目标是通过分析定位阻抗失配点，并给出改进方案。
关键输入数据：
- TDR波形显示：阻抗在距离测试端约2.3英寸处开始下降，持续约0.4英寸后恢复。
- PCB叠层信息：该走线位于L3层（带状线），上下参考平面均为GND。
- 布线设计文件：该段走线下方存在一个电源平面的开槽区域，宽度约0.3英寸。
分析判断过程：阻抗下降的位置与电源平面开槽区域完全吻合。由于参考平面不连续，差分线的回流电流被迫绕行，导致局部电感增大、电容减小，从而表现为阻抗降低。同时，开槽区域破坏了差分对的对称性，导致SDC21指标恶化。
实际操作步骤：
- 在VNA上设置TDR模式，激励源上升时间设为35ps（对应25Gbps信号的10%-90%上升沿）。
- 使用差分探头连接被测走线，校准至参考平面。
- 读取Zdiff曲线，标记阻抗低于95Ω的区域。
- 对照PCB Layout文件，确认该区域下方的参考平面开槽。
- 修改设计：在开槽区域添加缝合地孔（Stitching Via），连接两侧参考平面，恢复回流路径。
结果对比：修改后重新制板测试，TDR显示Zdiff在整条走线上保持在98-102Ω范围内，SDC21从-28dB改善至-45dB，链路BER降至1e-15以下，系统稳定运行。
风险与代价：添加缝合地孔增加了PCB制造成本约5%，但避免了重新设计叠层的高昂代价。该案例表明，差分对布线中的参考平面完整性是决定差分阻抗一致性的关键因素。
复盘经验：在高速差分走线设计阶段，应使用3D电磁场仿真工具（如HFSS、SIwave）对关键区域进行预验证，特别是过孔、连接器、参考平面开槽等位置。VNA的TDR模式是快速定位阻抗不连续点的有效手段，但需要结合Layout文件进行综合分析。
3.6 总结与关键要点
本章从差分信号的基本原理出发，详细阐述了共模与差模的数学定义、混合模式S参数的概念、差分阻抗与共模阻抗的物理本质，以及差分对布线的工程约束。核心要点归纳如下：
| 知识点 | 关键结论 | 工程影响 |
|---|---|---|
| 差分信号定义 | Vdiff = VP - VN，Vcomm = (VP+VN)/2 | 接收端只检测差模分量，共模为噪声 |
| 混合模式S参数 | SDD/SCC/SDC/SCD四类参数 | SDD21衡量传输质量，SDC/SCD衡量对称性 |
| 差分阻抗 | Zdiff = 2×Zodd，受耦合影响 | 目标100Ω±10%，需控制线宽线距 |
| 共模阻抗 | Zcomm = Zeven/2 | 需保持参考平面连续，确保回流路径 |
| 布线规则 | 长度匹配、间距恒定、参考平面完整 | 避免模式转换，降低EMI |