2. 射频传输线基础
射频信号的传输质量，本质上取决于传输线的电磁场约束方式与损耗特性。在PCB设计中，微带线（Microstrip）、带状线（Stripline）和共面波导（CPW）是三种最基础的传输线结构。它们不仅决定了特性阻抗是否匹配，还直接影响了信号在拐角、过孔过渡处的反射与辐射行为。本节将系统梳理这三种结构的基本构成、阻抗计算公式、传播常数含义以及损耗分解方法，为后续章节的拐角优化与TDR（时域反射计）验证打下理论基础。
2.1 三种传输线的基本结构与电磁场约束
微带线是最常见的PCB射频走线形式，由顶层信号走线、介质基板和底层参考地平面构成。其电磁场主要分布在信号线正下方的介质中，但有一部分电力线和磁力线会穿过空气介质，形成“准TEM波”传播模式。这种开放结构使得微带线易于加工和调试，但也意味着电磁能量容易向外辐射，对相邻走线产生串扰。在射频设计中，微带线的特性阻抗通常控制在50Ω或75Ω，其阻抗值主要取决于线宽W、介质厚度H、介电常数εr以及铜箔厚度T。
带状线则完全嵌入在两层参考地平面之间的介质中，上下均有完整的参考地。这种对称结构使得电磁场被完全约束在介质内部，不存在空气界面，因此传播模式是纯TEM波。带状线的优势在于屏蔽性能好、串扰低、辐射小，适合对电磁兼容要求较高的多层板设计。但代价是加工难度大、成本高，且信号过孔需要穿透整个介质层，过渡结构的设计复杂度显著增加。
共面波导（CPW）在顶层信号线两侧等间距布置地平面，信号与地处于同一层。这种结构不需要过孔即可实现地参考，特别适合需要低电感接地的高频电路。CPW的阻抗由信号线宽度W和信号到地的间隙G共同决定。它还可以在底部增加参考地形成“接地共面波导（GCPW）”，进一步提升屏蔽效果。在射频前端模块、天线馈线和高速数字电路中，CPW因其灵活的布局和优异的隔离度而受到青睐。
2.2 特性阻抗的计算方法与影响因素
特性阻抗Z₀是传输线最重要的参数，它决定了信号在传播过程中的反射行为。对于微带线，当W/H在0.1到10之间时，可使用以下近似公式：
Z₀ = (87/√(εr+1.41)) × ln(5.98H/(0.8W+T)) （W/H ≤ 1时）
Z₀ = (87/√(εr+1.41)) × ln(5.98H/(0.8W+T)) （W/H ≥ 1时需修正）实际工程中，更推荐使用场求解器（如Polar SI9000、Ansys Q3D）进行精确计算，因为PCB制造过程中的蚀刻偏差、介质厚度公差都会影响最终阻抗。带状线的阻抗计算公式为：
Z₀ = (60/√εr) × ln(4H/(0.67πW×(0.8+T/W)))CPW的阻抗计算则更为复杂，需要同时考虑信号线宽度W、间隙G、介质厚度H以及底部地平面的距离。对于GCPW结构，当底部地距离较远时，阻抗主要由W和G决定；当底部地靠近时，阻抗会下降，需要适当增大W或减小G来补偿。
| 结构类型 | 关键尺寸参数 | 主要影响因素 | 典型应用场景 |
|---|---|---|---|
| 微带线 | W、H、T、εr | 线宽、介质厚度、介电常数 | 表层走线、天线馈线、功分器 |
| 带状线 | W、H、T、εr、b | 线宽、上下地间距、介质均匀性 | 内层走线、滤波器、高隔离度电路 |
| CPW/GCPW | W、G、H、εr | 线宽、间隙、底部地距离 | 射频前端、毫米波电路、测试探针 |
2.3 传播常数与损耗机制深度解析
传播常数γ = α + jβ，其中α为衰减常数（单位Np/m），β为相位常数（单位rad/m）。相位常数β决定了信号的相速度v_p = ω/β，而衰减常数α则反映了信号在传播过程中的能量损失。对于射频PCB设计，α通常由三部分组成：导体损耗αc、介质损耗αd和辐射损耗αr。
导体损耗源于铜箔的有限电导率。在高频下，电流集中在导体表面，即趋肤效应，有效导电面积减小，电阻增大。趋肤深度δ = √(2/(ωμσ))，在1GHz时铜的趋肤深度约为2.1μm。此外，铜箔表面的粗糙度会进一步增加有效电阻，特别是在10GHz以上频段，粗糙度的影响甚至超过趋肤效应本身。因此，高频设计中应选用压延铜箔或低粗糙度电解铜箔。
介质损耗由介质材料的极化损耗引起，用损耗角正切tanδ表征。αd = (πf√εr·tanδ)/c，其中c为光速。与导体损耗随√f增长不同，介质损耗随频率线性增长，因此在高频段（>10GHz）介质损耗逐渐占据主导。低损耗板材如Rogers RO4350B（tanδ≈0.0037）和PTFE基板（tanδ≈0.001）在高频设计中具有明显优势。
辐射损耗在理想均匀传输线中很小，但在拐角、过孔、阻抗突变等不连续处会显著增加。当信号遇到拐角时，电磁场分布发生畸变，部分能量以辐射形式泄漏。这也是为什么射频走线拐角需要采用45°斜角或圆弧过渡的原因之一。
2.4 案例拆解：5.8GHz WiFi前端走线选型与损耗评估
某物联网模块设计工作频率为5.8GHz，发射功率+20dBm，接收灵敏度要求-70dBm。PCB采用四层板，总厚度1.6mm，顶层到第二层介质厚度0.2mm，板材为FR4（εr=4.4，tanδ=0.02）。射频走线从射频芯片输出到天线连接器，总长度约25mm。
初始方案：采用顶层微带线，50Ω阻抗，线宽计算为0.35mm。仿真结果显示，在5.8GHz时总损耗约1.2dB，其中导体损耗0.5dB，介质损耗0.6dB，辐射损耗0.1dB。接收灵敏度预算中，馈线损耗1.2dB导致灵敏度下降至-68.8dB，不满足-70dBm的要求。
优化过程：首先将走线改为GCPW结构，两侧地间距G=0.2mm，并在地平面上每隔2mm打一个过孔。仿真显示辐射损耗降至0.03dB，总损耗降至1.0dB。进一步将板材升级为Rogers RO4350B（tanδ=0.0037），介质损耗降至0.12dB，总损耗降至0.65dB。最终方案采用GCPW+低损耗板材，灵敏度提升至-69.35dB，满足指标。
复盘要点：在5.8GHz频段，FR4的介质损耗已经不可忽略，单纯依靠走线结构优化无法根本解决问题。当损耗预算紧张时，应优先考虑板材升级，其次才是结构优化。同时，GCPW两侧的地孔间距应小于λ/20（约2.6mm），否则地平面不连续会引入额外的寄生模式。
2.5 常见误区与设计复盘
误区一：认为微带线阻抗只取决于线宽。实际上，介质厚度H的变化对阻抗影响同样显著。当H从0.2mm变为0.25mm时，50Ω微带线线宽需从0.35mm调整为0.45mm，否则阻抗会偏移至55Ω以上。
误区二：忽略铜箔厚度T的影响。在W/H较小时，T对阻抗的影响可达5%~8%。例如，0.5oz（17.5μm）与1oz（35μm）铜箔，在相同线宽下阻抗可相差3~4Ω。
误区三：将传播常数中的α与β割裂看待。实际上，β的变化会影响信号的相速度，进而影响相位一致性。在相控阵天线或波束赋形电路中，不同通道间的相位偏差要求小于±5°，若走线长度差异导致β不一致，将直接影响波束指向精度。
误区四：在CPW设计中忘记底部地平面的影响。当底部地距离较近时（如四层板中第二层为完整地），CPW的阻抗会显著下降。此时应使用GCPW模型进行仿真，而不是简单的CPW公式。