2. 电磁场与射频电路基础

射频PCB设计与传统数字电路PCB设计有着本质差异。在数字电路中，只要保证信号上升沿的时序裕量，布线长度和阻抗偏差在一定范围内通常可以接受；但在射频电路中，微小的阻抗失配、介质损耗或寄生参数都会直接转化为反射损耗、增益下降和带内纹波。本章从射频电路的基本特征出发，系统梳理传输线理论、S参数、阻抗匹配方法以及常用板材与叠层结构，为后续的仿真与VNA实测对照打下理论基础。

2.1 射频电路与PCB设计的本质差异

射频电路的工作频率通常在几十MHz到几十GHz范围，其波长从数米到毫米量级。当PCB走线长度超过信号波长的十分之一（λ/10）时，走线不能再被视为理想导线，而必须作为分布参数元件处理。此时，走线的单位长度电感、电容、电阻和电导都会对信号传播产生实质性影响。

射频PCB设计需要同时关注三个维度：电磁场约束（场分布、辐射、耦合）、材料特性（介电常数、损耗角正切、吸湿性）和工艺可行性（线宽/线距精度、层压对准、铜箔粗糙度）。数字PCB设计中的"信号完整性"主要关注时序和噪声容限，而射频PCB设计中的"信号完整性"则更关注幅度、相位和频率响应的保真度。

2.2 传输线理论：从集总参数到分布参数

传输线理论是射频PCB设计的基石。当信号频率升高，走线的物理长度与波长可比时，必须用分布参数模型来描述。一条均匀传输线可以用单位长度的电阻R、电感L、电导G和电容C来表征，其特征阻抗Z₀和传播常数γ分别为：

Z₀ = √((R + jωL) / (G + jωC))
γ = α + jβ = √((R + jωL)(G + jωC))

对于低损耗射频PCB（如Rogers 4350B），在GHz频段通常可以忽略R和G，简化为：

Z₀ ≈ √(L/C)
β ≈ ω√(LC) = 2πf√(ε_eff)/c

其中ε_eff是有效介电常数，对于微带线，其值介于空气介电常数（1）和板材介电常数（Dk）之间，取决于线宽、介质厚度和频率。微带线的特征阻抗计算公式为：

Z₀ = 87/√(ε_eff+1.41) × ln(5.98h/(0.8w+t))   （近似公式，w/h < 1时）

其中h为介质厚度，w为线宽，t为铜箔厚度。实际工程中，更精确的阻抗值需要通过场求解器（如Polar SI9000、HFSS）计算，因为边缘场效应和铜箔粗糙度会显著影响实际阻抗。

传输线类型与选择

• 微带线（Microstrip）：走线在表层，参考地为内层平面。易于调试和测量，但辐射损耗较大，且表面涂覆层（阻焊）会影响阻抗。
• 带状线（Stripline）：走线埋在内层，上下均为参考平面。屏蔽性好，串扰小，但散热差，且无法直接调测。
• 共面波导（CPW）：走线两侧有地铜，适合高密度布局，但需要精确控制地间距。

2.3 S参数：射频网络的频域表征

S参数（散射参数）是描述射频网络在频域行为的标准工具。对于一个二端口网络，S参数定义为：

• S11：端口1的反射系数（输入回波损耗），S11 = b1/a1（a2=0时）
• S21：端口1到端口2的正向传输系数（插入损耗/增益），S21 = b2/a1（a2=0时）
• S12：反向隔离度
• S22：端口2的反射系数（输出回波损耗）

S参数是复数，包含幅度和相位信息。在VNA（矢量网络分析仪）实测中，S参数可以直接测量得到；在电磁仿真中，通过求解端口处的场分布也可以提取S参数。S参数与反射系数Γ、驻波比VSWR的关系为：

Γ = S11
VSWR = (1+|Γ|) / (1-|Γ|)
回波损耗RL = -20log₁₀|S11|  (dB)
插入损耗IL = -20log₁₀|S21|  (dB)

例如，若S11 = -15dB，则|Γ| = 0.178，VSWR ≈ 1.43，意味着约3.2%的功率被反射回来。对于射频功率放大器或天线馈线，通常要求VSWR < 1.5（即S11 < -14dB）。

2.4 阻抗匹配：从Smith圆图到工程实现

阻抗匹配的目的是使源阻抗、传输线特征阻抗和负载阻抗之间满足共轭匹配条件，从而最大化功率传输并最小化反射。在射频PCB设计中，最常见的匹配场景包括：

1. 源端匹配：功放输出阻抗（通常为几欧姆到几十欧姆）匹配到50Ω传输线
2. 负载端匹配：天线阻抗（可能为30+j10Ω等复阻抗）匹配到50Ω
3. 级间匹配：LNA输出到混频器输入的阻抗变换

Smith圆图是阻抗匹配的经典工具。它将复平面上的阻抗映射到反射系数圆图上，使得串联电感、并联电容等匹配元件的效果表现为沿等电阻圆或等电导圆的移动。现代仿真工具（如ADS、HFSS）内置了Smith圆图匹配向导，但理解其基本原理仍然至关重要。

常见匹配网络拓扑

• L型网络：两个电抗元件（一串联一并联），结构简单，但Q值固定，带宽有限
• π型网络：三个元件（两并联一串联），可调Q值，带宽更宽
• T型网络：三个元件（两串联一并联），适用于高阻抗变换比
• 微带短截线：利用开路/短路短截线实现匹配，适合高频段

2.5 常见RF PCB材料与叠层设计

板材选择直接决定了射频PCB的插入损耗、阻抗精度和温度稳定性。常用射频板材包括：

叠层设计是射频PCB的骨架。一个典型的4层射频叠层结构如下：

Layer 1 (Top): 射频走线（微带线）+ 元件焊盘
Layer 2 (GND): 完整地平面（无开槽）
Layer 3 (Power): 电源平面 + 局部射频走线（带状线）
Layer 4 (Bottom): 控制信号 + 低频走线

对于更高频率（>10GHz），推荐使用6层或8层叠层，并在射频走线层上下各保留至少一层完整地平面。关键设计规则包括：

• 射频走线下方禁止有电源或信号走线穿越，必须保证参考地连续
• 过孔残桩（stub）应控制在λ/20以内，否则会产生谐振
• 射频走线拐角使用45°倒角或圆弧，避免直角产生寄生电容
• 焊盘与走线连接处需做渐变过渡，减少阻抗突变

2.6 案例拆解：2.4GHz微带线阻抗失配排查

背景：某物联网模块采用Rogers RO4350B板材，4层叠层，顶层微带线连接射频收发芯片（50Ω输出）到天线（50Ω标称）。在VNA实测中，发现2.4-2.5GHz频段内S11仅为-8dB，远低于设计目标-15dB。

初步分析：仿真模型显示S11在2.45GHz处为-28dB，与实测差异巨大。检查PCB加工文件，发现微带线设计线宽为0.53mm（对应50Ω），但实际加工后线宽为0.48mm。进一步测量介质厚度，发现实际厚度为0.28mm，而非设计值0.254mm。

计算验证：使用实际参数重新计算特征阻抗：

Z₀ = 87/√(3.66+1.41) × ln(5.98×0.28/(0.8×0.48+0.035)) ≈ 54.3Ω

特征阻抗从50Ω偏移到54.3Ω，导致源端（50Ω）与传输线之间产生约4.3Ω的失配。反射系数Γ = (54.3-50)/(54.3+50) ≈ 0.041，对应S11 = -27.7dB。但实测S11为-8dB，说明还存在其他因素。

深入排查：使用TDR（时域反射计）功能观察阻抗沿走线的分布，发现天线焊盘处存在明显的阻抗凹陷（约42Ω），原因是焊盘尺寸过大（0.8mm×0.8mm）且未做接地共面波导过渡。焊盘寄生电容约0.3pF，在2.45GHz时容抗约217Ω，与50Ω传输线并联后等效阻抗显著下降。

解决方案：

1. 将天线焊盘缩小至0.5mm×0.5mm，并增加接地过孔阵列以降低寄生电感
2. 在焊盘两侧增加共面波导地铜，间距0.15mm，形成CPWG过渡结构
3. 将微带线线宽修正为0.55mm（考虑实际介质厚度0.28mm），使Z₀回到50Ω

结果：修改后重新流片，VNA实测S11在2.4-2.5GHz频段内优于-18dB，带内最大插损S21为-1.2dB（包含连接器和走线损耗），与仿真结果（-20dB S11，-0.9dB S21）基本吻合。残余差异主要来自连接器焊锡量和铜箔粗糙度。

2.7 常见误区与设计复盘

在射频PCB设计实践中，以下误区需要特别警惕：

• 误区一：认为"50Ω"是唯一标准。实际上，对于低噪声放大器输入，最佳噪声匹配阻抗可能不是50Ω；对于功放输出，最佳功率匹配阻抗也可能偏离50Ω。需要根据具体器件手册和系统指标权衡。
• 误区二：忽略阻焊层对微带线阻抗的影响。阻焊油墨的Dk约为3.5-4.0，厚度0.02-0.04mm，会使微带线有效Dk升高，阻抗降低约2-4Ω。高频设计中应使用"阻焊开窗"（即走线区域不覆盖阻焊）。
• 误区三：地平面开槽。为了隔离数字地和射频地，有些设计在射频走线下方开槽，这反而切断了回流路径，造成严重辐射和串扰。正确做法是使用完整的参考地平面，通过磁珠或0Ω电阻在单点连接不同地域。
• 误区四：过孔换层时未添加回流过孔。射频信号换层时，电流需要邻近的接地过孔提供回流路径，否则回流面积增大，等效电感上升，导致阻抗突变。