1. 课程导入

射频前端发射链路是无线通信系统中连接基带信号处理与天线辐射之间的关键桥梁。无论是蜂窝基站、Wi-Fi 路由器、卫星终端还是雷达系统，发射链路的性能直接决定了信号的覆盖范围、传输速率和频谱合规性。本课程聚焦于发射链路中最核心的三个工程维度——功率（Power）、EVM（Error Vector Magnitude，误差矢量幅度）与杂散（Spurious Emission），旨在帮助射频工程师、系统工程师和测试工程师建立从器件选型到系统级验证的完整知识体系。本章作为开篇，将明确课程的学习目标、整体结构，并搭建发射链路的全局架构视图，为后续各章节的深入剖析奠定基础。

1.1 学习目标：从“能发射”到“发得好”

本课程的学习目标并非仅仅让学员了解发射链路的基本组成，而是聚焦于工程实践中“如何量化、如何预算、如何优化”三大核心能力。完成本课程后，学员应能够：

• 建立完整的功率预算思维：理解从基带 I/Q 信号到天线端口的全链路增益、插损、饱和功率与回退之间的关系，能够独立完成一个典型发射链路的功率分配表。
• 掌握 EVM 的分解与归因方法：能够将系统级 EVM 指标分解到各个模块（调制器、放大器、滤波器），并识别主导 EVM 退化的物理机制（如 AM-AM 失真、本振相位噪声、电源纹波调制）。
• 具备杂散诊断与抑制能力：熟悉杂散发射的分类（谐波、互调、寄生、宽带噪声），掌握频谱模板的解读方法，并能通过滤波、屏蔽、接地等工程手段将杂散抑制到法规限值以内。
• 熟练使用主流测试仪器与仿真工具：能够正确配置频谱仪、信号分析仪进行功率、EVM、ACPR（邻道功率比）和杂散扫描，并理解测试条件（如分辨率带宽、检波方式、平均次数）对测量结果的影响。

1.2 课程结构：三大预算主线与工程实践

本课程共 30 章，按照“基础-预算-优化-验证”的逻辑组织，分为四个阶段。每个阶段均围绕功率、EVM、杂散三条主线展开，但侧重点有所不同。

阶段	章节范围	核心主题	关键输出
第一阶段：基础与架构	第 1-5 章	发射链路架构、关键指标定义、器件非理想特性	链路预算表模板、器件选型准则
第二阶段：三大预算深入	第 6-18 章	功率预算（增益/饱和/ALC）、EVM 预算（线性度/相位噪声/记忆效应）、杂散预算（谐波/互调/寄生）	各模块预算分配方法、仿真与测试对照流程
第三阶段：系统级优化	第 19-25 章	DPD（数字预失真）、ET（包络跟踪）、天线调谐、热补偿	优化方案设计、性能对比数据
第四阶段：验证与合规	第 26-30 章	法规标准解读、一致性测试、产线测试、故障排查	测试报告模板、调试决策树

每一章均遵循“原理讲解 → 方法流程 → 案例拆解 → 常见误区”的闭环结构，确保学员不仅知道“是什么”，更知道“怎么做”和“为什么这样做”。

1.3 发射链路整体架构：从基带到天线的信号旅程

一个典型的射频发射链路包含五个核心功能模块：基带信号源、射频调制/上变频、驱动放大、末级功率放大以及滤波与天线匹配。每个模块对三大指标的影响权重不同，理解这种差异是进行预算分配的前提。

1.3.1 基带信号源：EVM 的“起点”

基带部分负责产生 I/Q 调制信号。此处的关键非理想因素包括 DAC 量化噪声、采样时钟抖动、I/Q 幅度不平衡和相位正交误差。这些误差直接叠加在信号上，成为 EVM 的“底噪”。例如，一个 14 位 DAC 在满量程输出时量化噪声对 EVM 的贡献约为 -70 dB 量级，但若输出功率回退 20 dB，则量化噪声相对电平上升，EVM 贡献可能恶化至 -50 dB 左右。因此，基带增益设置与 DAC 满量程的匹配是 EVM 预算的第一道关卡。

1.3.2 射频调制/上变频：杂散与 EVM 的“交汇点”

调制器将基带 I/Q 信号搬移到射频载波。本振（LO）的相位噪声会直接叠加到信号上，导致 EVM 恶化；而 LO 泄漏（载波馈通）和镜像信号则成为杂散发射的主要来源。例如，一个隔离度为 40 dB 的混频器，当 LO 功率为 +10 dBm 时，输出端的 LO 泄漏约为 -30 dBm，若发射功率为 +20 dBm，则杂散电平为 -50 dBc，可能超出某些法规的限值。此外，调制器的非线性会产生交调分量，这些分量既影响 EVM 也贡献杂散。

1.3.3 驱动放大与末级功放：功率与 EVM 的“主战场”

驱动放大器（Driver）和末级功率放大器（PA）是发射链路中功耗最大、非线性最严重的模块。功率预算的核心在于确定 PA 的饱和功率（Psat）与工作回退量。例如，对于 LTE 20 MHz 信号，峰均比（PAPR）约为 8 dB，若要求 ACLR 优于 -45 dBc，通常需要回退 6-8 dB 工作。EVM 方面，PA 的 AM-AM 和 AM-PM 失真直接导致信号星座图扭曲；而杂散方面，PA 产生的谐波和互调产物是主要的杂散源。值得注意的是，PA 的电源调制（如 ET 架构）会引入额外的低频噪声，需要在 EVM 预算中单独考虑。

1.3.4 滤波与天线：杂散的最后“防线”

输出滤波器（通常为低通或带通）用于抑制谐波和带外杂散。滤波器的抑制度、插入损耗和功率容量是三个关键参数。例如，一个 2.4 GHz Wi-Fi 发射链路，若 PA 的二次谐波为 -20 dBm，而法规要求杂散低于 -30 dBm，则滤波器需要在 4.8 GHz 处提供至少 10 dB 的抑制。天线匹配网络则影响功率传输效率，失配会导致反射功率增加，不仅降低有效辐射功率，还可能引起 PA 工作点漂移，间接恶化 EVM。

1.4 关键指标概览：功率、EVM 与杂散的定义与工程意义

在深入各章节之前，有必要对三大核心指标进行精确定义，并明确其在工程实践中的测量方法和典型限值。

1.4.1 功率指标：不仅仅是“大小”

发射功率通常用平均功率（dBm）表示，但在宽带调制信号下，峰值功率和峰均比（PAPR）同样重要。功率预算需要同时考虑平均功率、峰值功率和 PA 的饱和能力。例如，一个标称 +27 dBm 平均功率的 LTE 发射机，若 PAPR 为 8 dB，则峰值功率达到 +35 dBm，PA 的 Psat 至少需要 +37 dBm 才能保证 2 dB 的压缩余量。此外，功率控制精度（如 ±0.5 dB）和温度稳定性（-40°C 至 +85°C 范围内漂移小于 ±1 dB）也是功率预算的重要组成。

1.4.2 EVM：调制质量的“度量衡”

EVM 定义为误差矢量功率与理想信号功率之比的平方根，通常以百分比或 dB 表示。对于不同的调制方式，系统对 EVM 的要求不同：QPSK 通常要求 EVM < 17.5%（约 -15 dB），64-QAM 要求 < 8%（约 -22 dB），256-QAM 则要求 < 3.5%（约 -29 dB）。EVM 的测量需要解调参考信号，因此测试仪器的本振相位噪声和接收机线性度必须优于被测设备。在预算分解时，通常将 EVM 按功率叠加（而非线性叠加）处理，因为各误差源近似不相关。

1.4.3 杂散：频谱的“清洁度”

杂散发射是指除载波和正常调制带宽以外的任何频率上的发射。法规通常以绝对电平（如 -30 dBm）或相对电平（如 -60 dBc）进行限制。杂散分为带内杂散（如邻道泄漏）和带外杂散（如谐波、寄生）。测量时需注意分辨率带宽（RBW）的设置，例如 3GPP 规定 1 GHz 以下使用 100 kHz RBW，1 GHz 以上使用 1 MHz RBW。杂散预算的难点在于其来源多样且难以完全预测，需要结合仿真和实测迭代。

1.5 案例拆解：5G NR 发射链路初始预算的制定

为将本章概念具体化，我们以一个典型的 5G NR 基站发射链路为例，演示如何从系统指标出发，进行初始预算分配。该案例将贯穿本课程后续章节，作为持续演进的工程实例。

背景与约束：设计一个 3.5 GHz 频段、100 MHz 带宽的 5G NR 基站发射机，目标平均输出功率为 +40 dBm（10 W），EVM 要求优于 3%（256-QAM），ACPR 优于 -45 dBc，带外杂散满足 3GPP TS 38.104 的 Class A 限值。系统供电电压为 28 V，功耗预算为 60 W。

初始现象与目标：在概念设计阶段，需要确定 PA 的选型方向、驱动放大器的增益分配以及滤波器的抑制度要求。我们首先建立功率预算表：

模块	增益/插损 (dB)	输出功率 (dBm)	P1dB (dBm)	回退量 (dB)
基带/DAC	-	-10	-	-
调制器	-5	-15	+10	25
驱动放大	+25	+10	+20	10
末级 PA	+30	+40	+47	7
输出滤波器	-1	+39	-	-

分析判断过程：末级 PA 的 P1dB 为 +47 dBm，工作点回退 7 dB，对于 100 MHz 5G NR 信号（PAPR 约 9 dB），此回退量偏小，可能导致 ACPR 超标。因此，初步方案需要引入 DPD（数字预失真）以改善线性度，或者选择 Psat 更高的 PA。EVM 预算方面，假设 PA 在 7 dB 回退时的 AM-AM 失真贡献 EVM 为 2%，驱动放大器贡献 1%，调制器贡献 0.5%，基带贡献 0.5%，按功率叠加计算总 EVM 约为 sqrt(2² + 1² + 0.5² + 0.5²) ≈ 2.35%，满足 3% 的要求。杂散方面，PA 的二次谐波预计为 -15 dBm，滤波器需提供至少 25 dB 的抑制才能达到 -40 dBm 的限值。

实际操作步骤：基于上述分析，我们选择一款 GaN 工艺的 PA，Psat 为 +50 dBm，P1dB 为 +47 dBm，并计划采用 DPD 方案。驱动放大器选用增益 25 dB、P1dB 为 +20 dBm 的 GaAs 器件。滤波器采用介质谐振腔结构，在 7 GHz 处提供 30 dB 抑制。

结果对比与复盘：在后续详细仿真中，我们发现 PA 的记忆效应导致 DPD 收敛速度变慢，需要增加自适应滤波器的阶数。此外，滤波器的插入损耗在高温下从 1 dB 恶化至 1.5 dB，导致输出功率下降 0.5 dB，需在功率预算中预留余量。这一案例表明，初始预算只是起点，必须通过迭代优化才能收敛到最终设计。

1.6 常见误区与总结

在发射链路设计的学习和实践中，以下误区值得特别警惕：

• 误区一：只关注 PA 而忽略前端。许多工程师将 EVM 和杂散问题全部归咎于 PA，但实际上调制器的本振泄漏、基带的 I/Q 不平衡同样可能成为瓶颈。建议在调试时按“从后往前”的顺序逐级排查：先确认基带信号质量，再检查调制器输出，最后才调整 PA。
• 误区二：将仿真结果直接当作实测结果。仿真模型通常忽略温度漂移、器件公差和 PCB 寄生效应。例如，仿真中 PA 的 AM-PM 特性可能与实测相差 2-3 度，导致 EVM 预算失准。必须预留至少 20% 的指标余量。
• 误区三：忽视电源的影响。PA 的电源调制（尤其是 ET 架构）会引入低频噪声，这些噪声会调制到射频信号上，导致 EVM 恶化。在预算中应单独列出“电源引起的 EVM 贡献”，并采用低噪声 LDO 或优化开关电源的纹波。
• 误区四：杂散测量方法不当。使用过大的 RBW 会掩盖窄带杂散，而过小的 RBW 会延长扫描时间。应根据法规要求正确设置 RBW，并注意峰值检波与平均检波的区别。