4. 模拟电路设计面试问题

面试问题：为什么三级运算放大器容易不稳定？如何保证60°相位裕度？

考察点：极点分布、米勒补偿、零极点对消；对多级放大器稳定性限制的理解。

回答框架：① 每级贡献一个主极点，三级共三个极点→相位滞后大 → ② 采用米勒电容引入极点分裂，将主极点低频移动/次极点推高 → ③ 通过调零电阻产生左半平面零点抵消次极点 → ④ 仿真验证PM≥60°。

示例回答：三级运放有三个低频极点，增益0dB处相位滞后接近-270°，易振荡。常用嵌套米勒补偿：通过电容引入极点分裂，配合调零电阻产生一个左半平面零点，抵消第二个极点，使PM达到60°。（78字）

可能追问：为什么调零电阻过大或过小都会影响稳定性？如何确定零点位置？

⚠️ 避坑：不要只说“加电容就行”，必须解释极点分裂原理；避免忽略负载电容对次极点位置的影响。

面试问题：如何计算一个简单运放（一级差分+电流镜负载）的输入参考噪声？

考察点：噪声模型（1/f与热噪声）、噪声等效带宽、噪声叠加方法。

回答框架：① 确定每只管子的噪声源（沟道热噪声、闪烁噪声） → ② 将输出噪声等效到输入端，考虑跨导比例 → ③ 在带宽内积分求RMS → ④ 给出优化方向（增大gm、使用PMOS输入降低1/f噪声）。

示例回答：以NMOS差分对为例：输入对管热噪声为4kTγ/gm，电流镜负载噪声等效到输入需除以gm²；1/f噪声系数KF/(CoxWLf)。总输入噪声密度平方求和，再乘以等效噪声带宽（π/2×BW）得到RMS值。（82字）

可能追问：为什么PMOS输入级的1/f噪声通常比NMOS小？噪声系数（NF）与输入参考噪声有何关系？

⚠️ 避坑：容易遗漏电流镜负载产生的噪声；忘记将输出噪声正确等效到输入端；不要混淆输入与输出噪声概念。

面试问题：设计一个低温漂带隙基准（Bandgap），如何实现一阶温度补偿？关键指标有哪些？

考察点：带隙基准原理（VBE+PTAT）、温度系数、启动电路、PSRR。

回答框架：① 利用两个不同电流密度的BJT产生ΔVBE（PTAT）→ ② 与VBE（CTAT）加权相加 → ③ 通过运放强制V+与V-相等，使PTAT电流精确 → ④ 计算得到约1.25V参考电压 → ⑤ 评估TC、PSRR、启动可靠性。

示例回答：典型结构：Q1与Q2面积比1:N，运放使V+=V-，R1上电流=ΔVBE/R1，镜像到输出支路，Vref=VBE2+(R2/R1)·ΔVBE。调节R2/R1使温度系数最小，典型值约1.2V，TC可达10ppm/°C以下。（80字）

可能追问：如何实现二阶温度补偿？启动电路若无法启动，如何调试？电阻温度系数对Bandgap有何影响？

⚠️ 避坑：不能只讲公式，要说明运放如何实现虚短；容易忽略运放失调电压对精度的影响；必须提及启动电路设计。

项目名称：16位SAR ADC内置0.5ppm/°C Bandgap参考电压源

业务背景：高速高精度ADC需要极低温度漂移的参考电压，避免温度变化导致ADC输出码偏移。

规模指标：温度范围-40~125°C，温度系数<0.5ppm/°C，输出噪声<8μVrms（0.1~10Hz），PSRR@1kHz >80dB，静态电流<50μA。

技术栈：0.18μm CMOS工艺，横向PNP BJT，多晶硅高阻电阻，Chopper运放降低低频噪声，二阶温度补偿电路。

核心难点：① 二阶温度补偿的曲率校正；② 低噪声设计（闪烁噪声为主）；③ 启动电路在快上电和慢上电场景下的可靠性。

面试高频追问：如何实现二阶补偿？（曲率补偿、VBE非线性补偿）；Chopper对噪声和PSRR的具体影响；电阻匹配对TC的影响如何量化。

可迁移回答话术：“我们采用VBE线性化曲率补偿结构，通过检测VBE的非线性成分并叠加一个随温度平方变化的电压，将TC从一阶的10ppm降至0.5ppm。同时，Chopper稳定技术将运放1/f噪声调制到高频后滤除，配合数字DWA降低电阻失配。”