4. 电源设计
在音频电路设计中，电源系统往往决定了整机信噪比与动态范围的上限。无论是DAC的参考电压、运放的供电轨，还是数字控制器的I/O电压，任何纹波、开关毛刺或地弹噪声都会以可闻的形式耦合进信号通路。本章从线性电源与开关电源的噪声机理出发，系统讲解接地拓扑、去耦电容布局的工程方法，并通过一个实际DAC供电案例展示从“能响”到“好听”的调试路径。
4.1 线性电源与开关电源的噪声本质差异
线性电源（LDO）与开关电源（DC-DC）在音频系统中的应用边界，取决于两者截然不同的噪声频谱特征。LDO通过调整管线性降压，输出纹波极小（典型值10μV~100μV），但代价是效率低、发热大；DC-DC通过高频斩波（通常100kHz~2MHz）实现高效率转换，但输出纹波可达1mV~50mV，且伴随开关节点产生的振铃和辐射噪声。
从频域角度看，LDO的噪声主要是宽带热噪声和1/f噪声，能量分布均匀，容易被后级滤波吸收；而DC-DC的噪声集中在开关频率及其谐波处，若开关频率落入音频带宽（20Hz~20kHz）或与DAC的MCLK产生差拍，会直接形成可闻的“吱吱”声或“数码声”。更隐蔽的问题是，DC-DC的开关动作会通过寄生电容耦合到模拟地平面，形成共模噪声，即使输出端已经滤波，地平面上的噪声仍会污染信号回路。
| 参数维度 | 线性电源 (LDO) | 开关电源 (DC-DC) |
|---|---|---|
| 输出纹波 | 10μV ~ 100μV | 1mV ~ 50mV |
| 噪声频谱 | 宽带热噪声 + 1/f | 开关频率基波 + 谐波 |
| 效率 | 30% ~ 60% | 80% ~ 95% |
| PSRR（100kHz） | 60dB ~ 80dB | 20dB ~ 40dB（需后级LDO） |
| 对音频影响 | 底噪低，声音干净 | 易引入开关毛刺和地弹 |
4.2 接地策略：单点接地与地平面分割
接地设计是音频电源系统中最容易被低估的环节。理想情况下，所有地电位应处处相等，但实际PCB上，地线阻抗（尤其是寄生电感）在瞬态电流变化时会产生电压降，形成“地弹”噪声。对于音频系统，模拟地（AGND）承载小信号参考电流，数字地（DGND）承载高频开关电流，两者若直接大面积相连，数字噪声会通过地平面耦合进模拟回路。
正确的做法是采用单点接地策略：将模拟地和数字地在PCB上物理分离，仅在电源入口处通过一个0Ω电阻或磁珠连接。这个连接点称为“星形接地点”，所有模拟电路的参考地都从这里引出。对于多层板，建议将模拟地平面和数字地平面分别铺设在相邻层，中间用完整的地平面隔离，避免信号跨分割。
- 分区布局：将模拟器件（运放、DAC、基准源）和数字器件（MCU、DSP、接口芯片）分区域放置，地平面在物理上隔开。
- 单点汇聚：在电源输入处，用磁珠（600Ω@100MHz）或0Ω电阻连接AGND和DGND，形成唯一的回流路径。
- 避免地环路：所有外部接口（USB、RCA、XLR）的地线必须单点接入系统，防止形成多路径地环路。
- 敏感器件下方禁铺数字地：DAC的模拟电源引脚下方，应保持完整的模拟地平面，避免数字地平面切割。
4.3 去耦电容布局：从原理到实战
去耦电容的作用是为器件提供瞬态电流，并降低电源网络的交流阻抗。音频电路中的去耦电容布局，需要同时考虑高频（>10MHz）和低频（<1MHz）两个频段的需求。高频去耦电容（100nF，X7R或C0G材质）应紧贴IC电源引脚放置，走线长度不超过1mm；低频储能电容（4.7μF~10μF，X5R或钽电容）可稍远，但应靠近电源入口。
一个典型的DAC供电去耦网络如下：
DVDD_1V2 引脚 → 100nF (0402, 紧贴引脚) → 4.7μF (0603, 距离<3mm) → 10μF (0805, 靠近电源过孔)
AVDD_2V8 引脚 → 100nF (C0G, 紧贴引脚) → 4.7μF (X7R, 距离<3mm) → 磁珠(600Ω@100MHz) → 10μF (钽电容)
VREF_2V5 引脚 → 100nF (C0G, 紧贴引脚) → 2.2μF (薄膜电容, 低ESR)去耦电容的布局顺序至关重要：高频电容必须最靠近引脚，因为其等效串联电感（ESL）决定了高频去耦效果。如果100nF电容距离引脚超过2mm，其引线电感（约1nH/mm）会使去耦频率下降，导致高频噪声无法有效旁路。此外，电容的接地端应直接打过孔到地平面，避免共享过孔造成串联阻抗。
| 电容类型 | 容量范围 | 适用频段 | 布局要求 |
|---|---|---|---|
| C0G/NP0 | 10pF ~ 1nF | >100MHz | 紧贴引脚，走线<0.5mm |
| X7R | 100nF ~ 1μF | 1MHz ~ 100MHz | 紧贴引脚，走线<1mm |
| X5R | 4.7μF ~ 22μF | 10kHz ~ 1MHz | 距离<5mm，靠近电源入口 |
| 钽电容 | 10μF ~ 100μF | <100kHz | 电源入口处，提供低频储能 |
4.4 案例拆解：DAC供电系统噪声调试实战
背景与约束：某便携式音频解码器项目，采用ESS ES9038Q2M DAC芯片，供电架构为：5V适配器输入 → DC-DC降压至3.3V → LDO分别输出AVDD_2V8、DVDD_1V2、IOVDD_1V8。整机尺寸限制为100mm×60mm，四层板设计。初始样机测试时，耳机输出端在静音状态下可听到明显的“嘶嘶”声，且播放1kHz正弦波时，FFT频谱在开关频率（1.2MHz）附近出现-80dBFS的杂散峰。
初始现象与指标：使用APx555音频分析仪测试，输出底噪为-92dBu（A计权），远低于设计目标的-105dBu；1kHz/0dBFS输出时，THD+N为0.003%，但频谱显示1.2MHz处有-80dBFS的开关噪声泄漏。进一步用近场探头扫描，发现DC-DC电感下方的地平面噪声幅度最高，且DAC的AVDD引脚处纹波达8mVpp。
分析判断过程：首先排除LDO本身的问题——单独用外部线性电源供电时，底噪降至-108dBu，说明问题出在DC-DC到LDO的链路。用示波器测量DC-DC输出端，发现开关纹波为15mVpp，经过LDO后降至0.5mVpp，但DAC的AVDD引脚处仍有8mVpp纹波，说明噪声并非通过LDO直接传导，而是通过地平面耦合。
实际操作步骤：
- 地平面分割：将DAC下方的地平面从数字地中分离，单独铺设模拟地，并在电源入口处用磁珠连接。
- 去耦电容重排：将AVDD引脚的100nF C0G电容从距离2.5mm处移至紧贴引脚（<0.8mm），并增加一个1nF C0G电容并联。
- DC-DC输出滤波：在DC-DC输出端增加一级LC滤波（1μH + 10μF），将开关纹波从15mVpp降至3mVpp。
- LDO输入电容优化：在LDO输入端增加4.7μF X7R电容，降低DC-DC开关噪声的传导路径。
结果对比：经过上述调整后，DAC的AVDD引脚纹波从8mVpp降至0.3mVpp；输出底噪从-92dBu改善至-106dBu；1.2MHz处的杂散峰从-80dBFS降至-105dBFS以下（接近本底噪声）。THD+N从0.003%降至0.0015%，主观听感上“嘶嘶”声消失，声音背景更黑，细节层次明显提升。
风险与代价：地平面分割增加了PCB布局难度，需要仔细规划信号回流路径；LC滤波增加了成本和占板面积；磁珠连接点若选择不当，可能引入新的地电位差。但整体收益远大于代价。
复盘经验：音频电源调试应遵循“先地后电”的原则——优先解决地平面耦合问题，再优化去耦电容布局，最后才考虑增加滤波器件。很多情况下，地平面噪声是主要矛盾，单纯增加电容或滤波器效果有限。
4.5 常见误区与设计复盘
在音频电源设计中，以下误区需要特别警惕：
- 误区一：认为LDO可以完全滤除前级DC-DC的噪声。实际上，LDO的PSRR在100kHz以上会显著下降，且地平面耦合的噪声无法被LDO抑制。
- 误区二：去耦电容越多越好。电容并联会产生反谐振峰，若不同容值的电容布局不当，反而会在特定频率形成高阻抗点。
- 误区三：模拟地和数字地完全分离。这会导致参考电位漂移，引入共模噪声，正确做法是单点连接。
- 误区四：忽略电源走线的载流能力。DAC瞬态电流可达数百mA，若走线过窄，会产生明显的IR压降，影响电源稳定性。