2. 测试点基础
测试点是PCB与外部测试系统之间的物理与电气接口。它看似只是铜箔上的一小块裸露区域，却同时承担着信号注入、状态观测、供电加载、边界扫描和故障隔离等多重任务。理解测试点的功能分类、常见类型、布局位置与命名规范，是后续探针选型、治具设计和接触可靠性评估的基础。
一、核心原理：测试点为什么必须被“分类”
测试点不是单一对象，而是一组具有不同电气角色和机械约束的接口集合。若不加区分地统一处理，会出现三类典型问题：大电流测试点被小探针烧蚀、高频信号测试点引入寄生电容导致波形失真、地测试点数量不足造成回流路径混乱。因此，功能分类的本质是按电气职责匹配测试资源。
从测试工程视角，测试点可按功能分为五类：
- 信号观测点：用于示波器、逻辑分析仪采集波形，要求低寄生电容、短引线。
- 信号注入点：用于外部激励输入，要求阻抗匹配、抗反射。
- 电源与地点：用于供电加载和参考电位，要求低阻抗、大载流能力。
- 边界扫描点：配合JTAG链，用于互连测试，要求链路拓扑清晰。
- 编程与调试点：用于烧录、复位、模式选择，要求状态可控、防误触。
二、常见类型：从裸铜到专用焊盘
PCB上常见的测试点类型包括：
| 类型 | 典型形式 | 适用场景 | 注意事项 |
|---|---|---|---|
| 裸铜测试点 | 阻焊开窗的铜箔圆/方焊盘 | ICT、FCT通用测试 | 需防氧化，表面处理常选沉金 |
| 过孔测试点 | 未被阻焊覆盖的过孔 | 高密度板信号观测 | 孔径小，探针易滑移，需控制塞孔 |
| 焊盘延伸点 | 元件焊盘旁延伸的小铜区 | 空间受限的电源/地 | 避免与元件本体干涉 |
| 专用测试焊盘 | 独立圆形/方形焊盘，带丝印标识 | 关键信号、编程接口 | 占用面积，需权衡布线密度 |
| 边缘连接器 | 板边金手指 | 整板插拔测试 | 耐磨性、对位精度要求高 |
选择类型时，需同时考虑探针头形、测试间距和板面空间。例如，直径1.0mm的圆头探针适合直径1.2mm以上的圆形焊盘；而尖头探针可用于过孔测试点，但会加速孔壁磨损。
三、在PCB设计中的位置：可访问性与信号完整性并重
测试点的位置不是“有空就放”，而是要在可访问性、信号完整性和机械应力之间取得平衡。常见布局原则如下：
- 单面集中：优先将测试点布置在焊接面或元件面的一侧，减少治具翻转和双面探针成本。
- 等间距阵列：按2.54mm、1.27mm或更小标准栅格排列，便于探针床统一制作。
- 远离高元件：测试点周围预留探针套筒空间，避免与电解电容、连接器、屏蔽罩干涉。
- 地测试点环绕：高速信号测试点旁就近放置地测试点，缩短探头地线回路。
- 电源测试点加宽：按载流需求增加铜厚或开窗面积，必要时多点并联。
- 编程点防误触：复位、模式选择等测试点可置于板边或加丝印警示，避免产线误操作。
四、命名规范：让测试点成为可追溯的工程语言
命名规范的目标是让设计、测试、生产和维修人员能通过丝印或网表快速识别测试点功能。推荐采用“功能前缀 + 序号 + 可选网络名”的结构：
TP_PWR_3V3_01 电源测试点，3.3V，第1个
TP_GND_02 地测试点，第2个
TP_CLK_25M 25MHz时钟观测点
TP_JTAG_TCK JTAG时钟注入点
TP_RST_N 复位信号，低有效
TP_ADC_IN0 模拟输入通道0命名时应避免以下问题：
- 使用纯数字如“TP1、TP2”，无法体现功能，维修时需反复查表。
- 同一网络多个测试点命名不一致，导致网表比对困难。
- 丝印字符过长被截断，实际可读性差。
- 电源与地测试点未区分电压域，误接造成器件损坏。
五、案例与复盘：一个典型测试点布局失误
某工业控制板在ICT阶段出现电源测试点烧蚀。复盘发现：3.3V电源测试点与地测试点均使用直径0.8mm裸铜焊盘，但该板3.3V支路电流达2A，探针接触电阻在0.1Ω时功耗约0.4W，长期测试后焊盘氧化、探针退火。改进措施是将电源测试点扩大到直径1.5mm并增加沉金厚度，地测试点数量由1个增至3个，同时将电源测试点从高元件旁移出，保证探针垂直下压。改进后连续测试10万次未再出现烧蚀。
该案例说明：测试点的功能分类、类型选择、位置布局和命名规范不是孤立的设计条目，而是一条从电气需求到机械接触的完整链条。只有把测试点当作“可测试性设计对象”而非普通焊盘，才能在后续探针选型和治具设计中获得可靠的接触基础。