4. DFT核心概念
DFT（Design for Testability，可测试性设计）并不是“在板子做完之后想办法测”，而是在产品设计阶段就把“如何观察、如何激励、如何隔离”作为设计约束纳入原理图、布局和测试策略。对PCBA而言，DFT的核心目标可以概括为：用可控的测试访问路径，把内部节点状态“引”到测试仪或边界扫描链上，使制造缺陷能够被稳定、快速、低成本地检出与定位。
一句话定义：DFT是在不显著牺牲功能与成本的前提下，通过增加测试访问结构（如测试点、边界扫描、内建自测试、可隔离电路等），提高电路内部节点可控性与可观测性，从而提升缺陷检出率并降低综合测试成本的设计方法。
4.1 可测试性的两个支点：可控性与可观测性
任何测试都依赖两个基本能力：可控性（Controllability）——测试设备能否把目标节点驱动到期望状态；可观测性（Observability）——目标节点的响应能否被传送到可测量的输出端。DFT的所有手段，本质上都是在为这两个能力“修路”。
- 可控性不足：例如时钟、复位、使能信号被埋在板内，ICT探针无法直接驱动，导致无法进入测试模式。
- 可观测性不足：例如BGA下方、电源模块内部、高密度连接器背面的节点无法布探针，故障只能“猜”。
- 隔离性不足：多个器件共享总线或并联输出，一个器件拉死总线会掩盖其他器件的故障，需要可隔离的缓冲、跳线或使能控制。
因此，DFT评审时最常问的三个问题是：这个节点能不能被驱动？能不能被看到？出问题时能不能被隔离？
4.2 测试覆盖率：不是“测了多少”，而是“能测出什么”
测试覆盖率（Test Coverage）通常指在给定故障模型下，测试程序能够检测到的故障占全部可能故障的比例。它不是一个单一数字，而是与故障模型、测试方法、覆盖率统计口径强相关。常见的覆盖率口径包括：
| 覆盖率类型 | 统计对象 | 典型手段 | 关注点 |
|---|---|---|---|
| 结构覆盖率 | 网络/节点/引脚的开短路 | ICT、飞针 | 制造连接缺陷 |
| 边界扫描覆盖率 | 支持JTAG的器件引脚 | BST、互连测试 | BGA、高密度互连 |
| 功能覆盖率 | 功能行为与状态 | FCT、系统测试 | 器件功能与固件 |
| 故障覆盖率 | 指定故障模型下的故障 | ATP、向量测试 | 固定型、桥接等 |
需要强调的是：覆盖率必须与故障模型绑定才有意义。说“覆盖率95%”却不说明模型和测试方法，等于没有说。DFM/DFT评审中，建议把覆盖率拆解为“可访问节点覆盖率 + 边界扫描覆盖率 + 功能覆盖率”，分别设定目标。
4.3 故障模型：把无限缺陷收敛为可计算的集合
物理缺陷形态无穷无尽，测试必须用有限的故障模型来近似。PCBA常见故障模型包括：
- 固定型故障（Stuck-at）：节点恒为0或恒为1，适合描述开路、短路、器件失效。
- 桥接故障（Bridging）：相邻网络短路，常见于锡桥、细间距引脚。
- 开路故障（Open）：焊点开裂、过孔断裂、连接器未插到位。
- 延迟故障（Delay）：路径延时超标，需时序测试或高速功能测试。
- IDDQ/漏电故障：静态电流异常，反映内部缺陷或工艺污染。
不同故障模型对应不同测试方法：固定型故障适合ICT和边界扫描；桥接故障需要向量或边界扫描互连测试；延迟故障需要功能测试或系统级测试。DFT设计时，应根据产品失效历史选择主故障模型，而不是盲目追求“全覆盖”。
4.4 DFT与测试成本的关系：越早设计，越省成本
测试成本不只是测试仪的小时费用，还包括：测试程序开发、夹具与探针卡、测试时间、返修与诊断、良率损失、以及因测试覆盖不足导致的现场失效成本。DFT通过在设计阶段增加少量测试访问结构，换取测试时间缩短、夹具简化、诊断精度提升，从而降低综合成本。
综合测试成本 ≈ 测试程序开发 + 夹具/探针 + 测试时间 × 工时费率
+ 返修诊断 + 漏检逃逸 + 良率损失
DFT投入：测试点、JTAG链、隔离电路、自测试逻辑
DFT收益：测试时间↓、夹具复杂度↓、诊断定位↑、逃逸率↓经验法则：在原理图阶段增加一个测试点或一条边界扫描链，成本几乎可以忽略；在PCBA量产阶段发现无法测试，再改板、改夹具、改测试程序，成本可能是前者的几十倍。DFT的本质是“把测试成本前移”。
4.5 场景案例：一块工业控制板的DFT取舍
某工业控制板包含MCU、DDR、以太网PHY、电源模块和多个连接器。初始设计仅预留了少量ICT测试点，BGA下方无探针，DDR总线无隔离。试产时发现：ICT覆盖率仅62%，BGA虚焊无法定位，DDR桥接只能靠功能测试“碰运气”，返修诊断平均耗时45分钟。
DFT优化后：
- MCU、PHY、CPLD纳入JTAG边界扫描链，互连覆盖率提升至91%；
- 电源模块增加使能测试点和输出观测点，可分段隔离；
- DDR总线增加串联电阻作为隔离与探测点，支持向量测试；
- 关键连接器增加GND定位引脚和测试点，提升探针稳定性。
结果：ICT覆盖率提升至88%，边界扫描覆盖BGA互连，返修诊断时间降至12分钟，测试总工时下降约30%。代价是增加了少量测试点和两条扫描链，BOM成本增加不到0.5%。
4.6 常见误区与复盘
误区一：把“功能测试通过”等同于“覆盖率足够”。功能测试只能证明“当前功能正常”，无法证明所有焊点和互连都可靠。很多开路和弱焊在功能测试中可能暂时不表现。
误区二：只追求覆盖率数字，忽略故障模型。不同模型下的覆盖率不可直接比较，必须说明测试方法和统计口径。
误区三：DFT是测试部门的事。DFT必须在原理图、布局、BOM选型阶段介入，测试部门只能“事后补救”，成本极高。
误区四：测试点越多越好。测试点会增加寄生电容、影响高速信号、占用布局空间。DFT需要与SI/PI、结构、成本协同权衡。
复盘时建议用一张“DFT检查清单”逐项确认：关键网络是否有测试点？BGA是否纳入边界扫描？电源是否可分段隔离？时钟与复位是否可控？连接器是否可观测？测试覆盖率是否按故障模型分解？只有把这些问题在设计阶段回答清楚，DFT才能真正转化为可制造、可测试、可盈利的产品能力。