📚 课程目录第3章原理图审查入门

3. 原理图审查入门

原理图审查（Schematic Review）是硬件研发流程中最早、成本最低、收益却最高的一道质量闸门。它发生在 PCB Layout 之前，此时修改只需改动图纸与网络表；一旦进入打样、贴片、量产阶段，同样的错误修复成本会呈指数级上升。理解原理图审查的目的、清单、角色分工、流程与工具，是每一位硬件工程师从“能画图”走向“能交付”的必修课。

一、审查目的：把缺陷拦截在图纸阶段

原理图审查的核心目的不是“挑错”，而是系统性地降低技术风险与量产风险。具体可归纳为四个层面：

功能正确性：确认电路拓扑、器件选型、参数计算满足设计规格，如电源余量、时钟频率、接口电平匹配。
电气安全性：检查电源短路、上拉下拉缺失、悬空引脚、驱动能力不足、ESD 与浪涌防护是否到位。
可制造性（DFM）：确认封装与实物一致、引脚编号正确、BOM 中器件可采购、无停产料、无最小起订量陷阱。
可测试性与可维护性：关键网络是否预留测试点、调试接口是否引出、版本标识与网络命名是否规范。

审查的本质是“用流程对抗人的疏忽”。一个人画图时容易陷入思维定势，而多人交叉审查能显著提高缺陷发现率。

二、审查清单：把经验固化为可执行条目

审查清单（Checklist）是原理图审查最实用的工具。它把资深工程师的经验沉淀为逐条可勾选的检查项，避免遗漏。以下是一份典型的原理图审查清单示例：

类别	检查项	典型风险
电源	电源网络命名、电压域划分、去耦电容数量与位置	电源短路、噪声耦合、上电时序错误
时钟与复位	晶振负载电容、复位极性、复位延时	不起振、复位失效、系统跑飞
接口	电平匹配、上下拉、ESD 防护、差分对极性	通信失败、器件损坏
器件	封装与实物一致、引脚编号、停产与替代料	贴片错误、采购困难
网络	网络命名规范、悬空引脚、未连接标记	隐性断路、误连接
可测试性	测试点、调试接口、跳线或 0Ω 电阻预留	无法调试、返修困难

清单不是一成不变的。每次量产复盘后，应把新发现的缺陷补充进清单，使其持续进化。

三、角色分工：谁审什么，责任到人

原理图审查通常不是一个人完成的，而是由不同角色从不同视角交叉检查。常见分工如下：

设计者（Owner）：负责自检并准备审查材料，包括设计说明、关键参数计算、风险点说明。
硬件评审员（Peer Reviewer）：从电路原理、器件选型、参数余量角度进行技术审查。
PCB/Layout 工程师：关注封装、引脚定义、网络连接是否便于布线，提前发现布局冲突。
采购/供应链：确认 BOM 中器件的可采购性、交期、替代料与成本。
测试/工艺工程师：关注测试点、调试接口、可制造性与可维修性。

小团队可以一人多角，但“设计者不能独自完成最终审查”这一原则必须坚持，否则审查形同虚设。

四、常见审查流程与工具

一个可落地的原理图审查流程通常包含五个阶段：准备、自检、交叉审查、问题闭环、归档。下图展示了这一流程与各角色的协作关系：

在工具层面，原理图审查通常依托以下手段：

EDA 自带检查：如 Altium Designer 的 ERC（电气规则检查）、Cadence 的 Design Rule Check，可自动发现悬空引脚、电源冲突、单端网络等问题。
版本对比工具：通过 Git 或 EDA 自带的 Compare 功能，快速定位两次版本之间的网络与器件变更。
审查记录表：用 Excel 或在线协作表格记录问题编号、描述、责任人、状态与关闭时间。
BOM 检查脚本：用 Python 或 Excel 宏对 BOM 进行封装一致性、停产料、重复料号等批量校验。

# 示例：BOM 封装一致性快速检查（伪代码）
for item in bom:
    if item.footprint != library[item.part_number].footprint:
        report("封装不一致", item)
    if item.status == "NRND" or item.status == "EOL":
        report("停产或不再推荐", item)
    if item.quantity == 0:
        report("数量为零", item)

五、案例与常见误区

某消费类电子产品在试产阶段发现约 8% 的板子无法正常启动。排查后发现，一颗 LDO 的使能引脚在原理图中被误接为常高，导致上电时序与主芯片复位冲突。该问题在原理图审查时完全可以通过“电源时序与使能极性”检查项发现，但由于当时清单中缺少这一条，且审查仅由设计者本人完成，最终流入量产，造成数万元返工损失。

常见误区：
1. 把审查当成“走过场”，只签字不检查；
2. 清单长期不更新，无法覆盖新器件与新工艺；
3. 设计者既当运动员又当裁判，自审代替交叉审查；
4. 只关注电路原理，忽略 BOM 可采购性与封装一致性；
5. 问题记录不闭环，修改后未复验。

复盘时，应把本次发现的问题反哺到审查清单中，并明确责任人与关闭标准。只有让审查流程持续迭代，原理图审查才能真正成为量产可制造性的第一道防线。