4. 输入级噪声分析
各位同学，咱们今天聊聊仪表放大器最核心的部分——输入级差分对的噪声。说实话，这个环节要是没处理好，后面再怎么折腾也是白搭。我做了十几年模拟IC，见过太多项目因为输入级噪声没控住，最后整个芯片性能拉胯。
4.1 差分对噪声源：到底谁在捣乱？
一个典型的CMOS差分对，噪声主要来自三个地方：
- 输入管M1/M2的沟道热噪声——这是大头
- 尾电流源的噪声——很多人会忽略它
- 负载电阻或电流镜的噪声——取决于你的架构
我个人习惯先把热噪声拎出来看。MOS管的热噪声电流密度是：
i_n² = 4kTγgm这里的γ是噪声系数，长沟道器件大概2/3，短沟道能到2甚至更高。嗯，这个值你设计时一定要留余量。
关键点：差分对的输入参考噪声，等于单个管子的噪声除以差分增益。说白了，增益越大，等效到输入的噪声越小。
4.2 尾电流源的噪声：一个容易被坑的地方
我曾经有个项目，仿真时噪声指标好好的，流片回来一测，低频噪声大了快一倍。查了半天，问题出在尾电流源上。
尾电流源的噪声会通过两种方式耦合到输出：
- 共模路径：理想情况下被共模抑制比压掉，但实际总有失配
- 差模转换：当输入管存在失配时，尾电流噪声会变成差模噪声
怎么优化？我建议：
- 尾电流管用长沟道器件，降低1/f噪声
- 加 degeneration 电阻，能有效抑制热噪声
- 如果面积允许，用多个管子并联
我的经验：尾电流源的噪声贡献，在低频段能占到总噪声的20%-30%。你设计时最好单独跑一下noise contribution分析，别等流片了才后悔。
4.3 输入管的尺寸选择：一个trade-off游戏
你想想看，输入管尺寸大了，gm大，热噪声小，但寄生电容也大，带宽就受限。尺寸小了，噪声又压不住。怎么选？
我一般遵循这个思路：
| 参数 | 增大W/L | 减小W/L |
|---|---|---|
| 热噪声 | ↓ 降低 | ↑ 升高 |
| 1/f噪声 | ↓ 降低 | ↑ 升高 |
| 输入电容 | ↑ 增大 | ↓ 减小 |
| 带宽 | ↓ 受限 | ↑ 改善 |
实际项目中，我会先根据噪声指标定一个最小gm，然后反推W/L。举个例子：
假设目标输入参考噪声 < 10 nV/√Hz
取 γ = 1, kT = 4e-21
由 4kTγ/gm < (10e-9)²
得 gm > 16 mS有了gm，再结合偏置电流，就能算出W/L了。当然，这只是第一步，后面还要仿真验证。
4.4 1/f噪声的优化：chopping vs. auto-zero
低频应用里，1/f噪声才是真正的噩梦。我记得有个生物电信号的项目，要求0.1Hz到10Hz的噪声小于1μVpp，普通差分对根本做不到。
两种主流方案：
- Chopping：把信号调制到高频，避开1/f噪声区。适合连续时间信号。
- Auto-zeroing：采样阶段存噪声，信号阶段减掉。适合采样系统。
我个人更偏爱chopping，因为它不会引入采样噪声。但要注意，chopping会在输出端留下纹波，需要加滤波器。
注意：Chopping频率不能太高，否则开关的电荷注入和时钟馈通会变成新的噪声源。我一般取几kHz到几十kHz，具体看你的带宽需求。
4.5 一个实际案例：低噪声ECG前端
前两年我做了一个ECG前端芯片，输入级差分对的设计参数如下：
输入管：PMOS，W/L = 2000/0.5 (μm)
偏置电流：200 μA 每管
尾电流源：NMOS，W/L = 500/2，加10Ω degeneration
负载：二极管连接的PMOS，W/L = 100/1仿真结果：
- 输入参考噪声：8.5 nV/√Hz @ 1kHz
- 1/f corner：约 100 Hz
- 功耗：1.2 mW
这个指标对于ECG来说已经够用了。但如果你要做脑电信号，还得再压一个数量级，那就得上chopping了。
4.6 优化流程总结
好了，咱们把思路理一理。差分对噪声优化，我建议按这个顺序来：
- 定指标：明确你的噪声目标，是nV/√Hz还是μVpp
- 选架构：普通差分对还是带chopping/auto-zero
- 算尺寸：根据噪声公式反推gm和W/L
- 仿噪声：跑noise analysis，看各器件贡献占比
- 调参数：重点优化贡献最大的器件
- 验角落：不同工艺角、温度下都要过
最后说一句，仿真只是参考，流片回来才是真章。我见过太多仿真完美、实测翻车的案例了。所以，设计时一定要留裕量，尤其是噪声这种跟工艺波动敏感的参数。
核心要点：差分对的噪声优化，本质是在功耗、面积、带宽和噪声之间找平衡。没有万能公式，只有针对你的具体应用做取舍。