4. 多相供电核心概念
在 VRM（Voltage Regulator Module）设计中，当负载电流从几十安培上升到数百安培甚至上千安培时，单相 Buck 变换器会遇到明显的瓶颈：功率器件电流应力过大、电感体积难以压缩、输出纹波难以抑制、热集中难以分散。多相并联技术正是为解决这些问题而生的核心架构手段。它并不是简单地把多个 Buck 电路并联在一起，而是通过相位交错、电流均分和纹波抵消，把“大电流”拆解成多个“小电流”在时间上错开、在输出端叠加，从而获得单相无法达到的性能。
4.1 多相并联的优势
多相并联最直接的价值是电流分摊。假设总负载电流为 I_load，采用 N 相并联后，理想情况下每相只承担 I_load / N。这意味着每相的 MOSFET 导通损耗、电感铜损和热应力都按比例下降。对于 1000A 的 AI 加速卡供电，若采用 16 相，每相仅需处理约 62.5A，器件选型和散热设计都会从容很多。
其次，多相并联可以降低输入和输出电容的电流应力。由于各相电流在时间上错开，输入电容看到的电流脉冲频率提高、幅值降低，输出电容的充放电电流也显著减小。这允许使用更小容值、更低 ESR 的电容组合，节省 PCB 面积和成本。
第三，多相并联提升了等效开关频率。虽然每相仍工作在 f_sw，但输出端电流纹波的基波频率变为 N × f_sw。更高的等效频率意味着更快的负载瞬态响应，环路带宽可以做得更高，动态压降更小。
4.2 相位交错与纹波抵消
相位交错是多相供电的灵魂。N 相电路中，各相驱动信号依次错开 360° / N。例如 4 相供电，各相相位分别为 0°、90°、180°、270°。这样做的结果是各相电感电流的纹波在输出端叠加时不再同相相加，而是部分或完全抵消。
纹波抵消效果与占空比 D 和相数 N 密切相关。当 D = k / N（k 为整数）时，输出电流纹波理论上可以降到零。例如 4 相供电，当占空比为 25%、50%、75% 时，纹波抵消效果最佳。实际设计中，VRM 的占空比通常由输入电压和输出电压决定，因此选择相数时需要考虑常见工作点是否落在纹波抵消的“甜点”附近。
关键关系：输出电流纹波幅值与 |D - k/N| 成正比。当占空比偏离 k/N 时，纹波抵消效果变差，但通常仍优于单相。多相设计的价值在于：即使不在最佳占空比，也能通过增加相数来压低纹波。
4.3 均流原理
多相并联的理想状态是每相电流完全相等，但现实中由于电感 DCR 差异、MOSFET 导通电阻差异、驱动延迟差异和 PCB 布局不对称，各相电流会出现不均衡。严重时某一相可能承担远超平均值的电流，导致局部过热甚至损坏。
均流控制的基本原理是：检测每相电流，与平均电流比较，通过调整各相占空比或导通时间，使各相电流趋于一致。常见方法包括：
- 平均电流均流：计算所有相电流的平均值，每相误差放大器以该平均值为基准调节占空比。
- 主从均流：指定一相为主相，其余相跟踪主相电流，实现简单但主相故障影响大。
- DCR 电流检测：利用电感直流电阻上的压降检测电流，无损但精度受温度影响。
- MOSFET Rds(on) 检测：利用下管导通电阻检测电流，成本低但精度较差。
- 专用电流检测放大器：精度高，适合大电流和高性能场景。
均流环路的带宽通常低于电压环，避免与电压环相互干扰。均流误差一般要求控制在 ±5% 到 ±10% 以内，高性能 VRM 可做到 ±3%。
4.4 相位数量选择依据
相数不是越多越好。相数增加会带来控制器复杂度、驱动通道数、电感数量和 PCB 面积的上升，同时均流难度也会增加。选择相数时需要综合考虑以下因素：
| 选择因素 | 说明 | 典型影响 |
|---|---|---|
| 总负载电流 | 每相电流通常控制在 20A～80A | 电流越大，相数越多 |
| 开关频率 | 高频可减少电感体积，但开关损耗增加 | 频率高时可适当减少相数 |
| 占空比工作点 | 接近 k/N 时纹波抵消最佳 | 影响相数选择 |
| 瞬态响应要求 | 相数越多，等效频率越高 | 高瞬态要求倾向多相 |
| 热设计 | 多相分散热源，降低热点温度 | 散热受限时增加相数 |
| 成本与面积 | 相数增加，器件和布线成本上升 | 需在性能与成本间折中 |
| 均流精度 | 相数越多，均流越难 | 需更强均流控制 |
工程上常用的经验公式是：先根据总电流和单相允许电流确定最小相数，再根据纹波和瞬态要求向上取整到常见相数（如 4、6、8、12、16、20 相）。例如 800A 负载，若每相设计 50A，则至少需要 16 相；若每相设计 80A，则 10 相即可，但 10 相不是常见配置，可能选择 12 相。
4.5 案例：AI 加速卡 1000A VRM 的相数选择
某 AI 加速卡要求 0.8V/1000A 供电，输入 12V，开关频率 500kHz。计算占空比：D = 0.8 / 12 ≈ 0.067。若选择 16 相，则 k/N 的甜点值为 1/16=0.0625、2/16=0.125 等。实际占空比 0.067 非常接近 0.0625，纹波抵消效果很好。每相电流约 62.5A，处于合理范围。若选择 12 相，甜点值为 1/12≈0.0833，偏离 0.067 较远，纹波抵消变差，需要更大输出电容。因此 16 相是更优选择。
设计参数：
Vin = 12V
Vout = 0.8V
Iload = 1000A
fsw = 500kHz
目标每相电流 = 50A～70A
相数估算：
N_min = 1000A / 70A ≈ 14.3 → 取 16 相
每相电流 = 1000A / 16 = 62.5A
占空比 D = 0.8 / 12 = 0.0667
最佳纹波点 k/N = 1/16 = 0.0625
偏差 = 0.0042，纹波抵消良好
4.6 常见误区与复盘
误区一：相数越多越好。相数增加会带来均流困难、成本上升和布局复杂。超过一定数量后，边际收益递减，甚至因均流误差导致性能下降。
误区二：忽略占空比与相数的匹配。如果占空比远离 k/N 甜点，纹波抵消效果大打折扣，可能需要额外输出电容，抵消了多相的优势。
误区三：只关注稳态均流，忽略动态均流。负载瞬变时各相响应速度不同，动态均流误差可能远大于稳态。均流环路带宽和相位补偿需要仔细设计。
误区四：忽视 PCB 布局对称性。各相走线长度、过孔数量和铜箔面积不一致，会直接导致 DCR 和寄生电感差异，破坏均流。多相布局必须尽量对称。
复盘来看，多相供电设计的核心逻辑是：用相位交错换取纹波抵消，用电流分摊换取热分散和器件降额，用均流控制保证各相协同工作，最终根据负载、占空比、瞬态和散热要求确定相数。理解这四者之间的关系，才能在 VRM 设计中做出合理取舍。