1. PDN概述
大家好，我是老周。做硬件这行二十年了，今天咱们聊聊 PDN。
PDN 是什么？全称 Power Delivery Network，供电网络。说白了，就是从电源模块到芯片管脚之间，所有跟供电相关的路径。包括 VRM（电压调节模块）、PCB 上的电源/地平面、过孔、去耦电容、封装基板、甚至芯片内部的供电走线。
很多人觉得供电嘛，不就是拉根线、接个电容？我年轻时也这么想。直到有一次，一块 12 层板的项目，功能仿真全过，样机一跑就死机。示波器一挂，核心电压纹波 120mV，芯片直接罢工。从那以后，我再也不敢小看 PDN。
1.1 PDN 在电子系统中的角色
PDN 的角色，我总结成三个字：稳、快、净。
- 稳：电压不能掉。芯片瞬态电流从 1A 跳到 10A，电压跌落不能超过 spec 的 5%。
- 快：响应要快。负载变化是纳秒级的，PDN 的阻抗必须足够低，高频段尤其关键。
- 净：噪声要小。电源纹波、地弹、SSN（同步开关噪声），都会通过 PDN 耦合到信号上。
你想想看，芯片就像人的心脏，PDN 就是血管。血管堵了、血压不稳了，心脏再强也没用。
核心观点：PDN 不是“供电线”，而是整个系统的“能量高速公路”。它的质量直接决定了信号完整性、电磁兼容性和系统可靠性。
1.2 PDN 设计的重要性
为什么 PDN 设计越来越重要？两个原因：电流大、电压低。
十年前，核心电压 1.8V，电流 5A。现在呢？0.8V 核心电压，电流 50A 甚至 100A。同样的 IR 压降，以前 50mV 无所谓，现在 50mV 就是 6% 的电压偏差，芯片直接复位。
我做过一个统计，在高速数字系统中，约 40% 的 SI/PI 问题 根源都在 PDN。不是信号走线没调好，而是供电没做好。
| 参数 | 传统设计（2010年） | 现代设计（2025年） |
|---|---|---|
| 核心电压 | 1.8V - 3.3V | 0.6V - 1.2V |
| 瞬态电流 | 5A - 10A | 30A - 200A |
| 允许纹波 | ±5% (90mV@1.8V) | ±3% (24mV@0.8V) |
| 目标阻抗 | ~10mΩ | ~0.5mΩ |
看到没？目标阻抗从 10mΩ 降到 0.5mΩ，差了 20 倍。这就是为什么 PDN 设计从“可选优化”变成了“必须做”的环节。
1.3 PDN 失效的典型后果
PDN 失效，后果有多严重？我列几个真实案例。
案例一：电压跌落导致逻辑误翻转
某通信设备，FPGA 核心电压 1.0V。负载从 10A 跳变到 60A，PDN 阻抗偏高，电压跌到 0.92V。FPGA 内部寄存器大面积误翻转，整机死机。排查了三天，最后发现是去耦电容布局不合理，高频回路电感太大。
案例二：地弹导致信号眼图闭合
DDR4 接口，数据速率 3200MT/s。地弹噪声 150mV，直接叠加在 DQ 信号上。眼图高度从 400mV 降到 200mV，时序余量归零。最后在 PCB 上加了 8 对地过孔，地弹降到 60mV，问题解决。
案例三：谐振导致 EMI 超标
某消费电子产品，电源平面在 200MHz 处有谐振峰。PDN 阻抗峰值 5Ω，导致该频段辐射超标 12dB。改板加阻尼电容，谐振峰压到 0.8Ω，EMI 通过。
这些案例说明什么？PDN 失效不是“电压不对”那么简单。它会引发逻辑错误、信号质量劣化、电磁干扰，甚至系统复位、烧毁芯片。
1.4 PDN 的核心知识体系
下面这张图，是我自己整理的 PDN 知识框架。每次带新人，我都会先让他们看这个。
我的建议：刚开始学 PDN，别急着看公式。先理解“电流从哪里来、经过哪里、到哪里去”。把路径上的每个环节（VRM → 电容 → 平面 → 过孔 → 封装 → 芯片）的阻抗特性搞清楚，后面就好办了。
1.5 本章小结
PDN 不是玄学，是工程。它决定了你的板子能不能稳定工作、能不能过 EMC、能不能量产。
我记得刚入行时，师傅跟我说：“供电搞不定，其他都是白搭。” 二十年过去了，这句话依然成立。
接下来的章节，我会带大家一步步深入 PDN 的测试方法和问题定位技巧。咱们先从阻抗测量开始。