VIP5
本课程属于：045-JESD204高速Converter接口工程 芯片硬件与光电工程 · 共 5 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

JESD204C FPGA链路开发

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=JESD204C 在高速数据转… · 学习目标 · 整体课程框架与实战项目概览
课程导入JESD204C
02
JESD204 标准演进
目标=从 JESD204A/B 到… · 速率提升 · 通道绑定与协议增强
JESD204标准演进
03
JESD204C 核心术语
目标=链路层 · 传输层 · 数据链路层
JESD204C核心术语
04
JESD204C 协议分层
目标=应用层 · 传输层 · 数据链路层
JESD204C协议分层
05
传输层详解
目标=样本到帧的映射 · 转换器分辨率 · 样本打包
传输层详解目标=样本到帧的…
06
数据链路层详解
目标=8B/10B 与 64B/66… · 同步头 · 多帧结构
数据链路层详解B/10B
07
64B/66B 编码与解码
目标=同步头插入 · 扰码 · 齿轮箱
B/66B64
08
JESD204C 确定性延迟
目标=延迟测量 · 子类 0/1/2 的区别 · 多芯片同步与确定性延迟实现方法
JESD204C确定性延迟
09
JESD204C 错误检测与纠正
目标=CRC · 前向纠错 · 重传机制
JESD204C错误检测
10
物理层基础
目标=SerDes 架构 · 均衡 · 预加重
物理层基础SerDes
11
FPGA 收发器资源
目标=GTY/GTM/GTH 等高速… · PLL 配置 · 时钟校正与动态重配置
FPGA收发器资源
12
JESD204C IP 核架构
目标=Xilinx/Intel 等厂… · AXI 接口 · 寄存器映射与配置流程
JESD204CIP
13
链路参数计算
目标=L · M · F
链路参数计算目标=L
14
时钟方案设计
目标=器件时钟 · 参考时钟 · 核时钟
时钟方案设计目标=器件时钟
15
SYSREF 与同步
目标=SYSREF 捕获 · 确定性延迟建立 · 多器件同步与系统级时序约束
SYSREF同步
16
FPGA 设计流程
目标=从需求分析 · IP 配置 · 约束编写
FPGA设计流程
17
链路初始化与调试
目标=上电序列 · 链路建立 · 同步状态机
链路初始化调试
18
眼图与信号完整性
目标=PCB 走线 · 连接器 · 过孔
眼图信号完整性
19
误码率测试
目标=PRBS 图案 · 误码注入 · BER 测试平台搭建
误码率测试PRBS
20
多通道同步实战
目标=多 ADC/DAC 同步 · 通道间偏斜校准 · 确定性延迟测量与系统验证
多通道同步实战ADC/DAC
21
JESD204C 与 JESD204B 互操作
目标=混合链路配置 · 兼容性设计 · 迁移注意事项与案例分析
JESD204CJESD204B
22
常见问题与调试技巧
目标=链路不稳定 · 误码 · 同步丢失
常见问题调试技巧
23
性能优化
目标=降低延迟 · 提高吞吐量 · 减少功耗
性能优化目标=降低延迟
24
案例实战一
目标=基于 FPGA 的 JESD2…
案例实战一FPGA
25
案例实战二
目标=基于 FPGA 的 JESD2…
案例实战二FPGA
26
案例实战三
目标=多板卡同步系统设计与 JESD…
案例实战三JESD
27
测试与验证
目标=仿真平台搭建 · 协议一致性测试 · 硬件在环测试与自动化测试脚本
测试验证
28
系统集成与调试
目标=FPGA 与数据转换器联合调试 · 电源噪声影响 · 散热与长期稳定性
系统集成调试
29
综合项目
目标=完整 JESD204C 链路开… · 涵盖需求 · 设计
综合项目JESD204C
30
课程总结与进阶
目标=知识体系回顾 · 前沿技术展望 · 学习资源推荐与职业发展建议
课程总结进阶