VIP5
本课程属于：041-高速Ethernet PHY与数据中心互连 芯片硬件与光电工程 · 共 5 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

SGMII串行链路建立与时钟恢复实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
SGMII概述
协议背景 · 应用场景 · 与GMII/RGMII的区别
SGMII协议背景
02
串行链路基础
差分信号 · PAM-N调制方式 · 编码基础
串行链路基础差分信号
03
SGMII物理层架构
PHY芯片 · MAC接口 · SerDes模块
SGMII物理层架构
04
时钟恢复（CDR）原理
相位检测 · 环路滤波器 · VCO
CDR时钟恢复
05
锁相环（PLL）基础
鉴相器 · 电荷泵 · 压控振荡器详解
PLL锁相环
06
CDR架构分类
线性CDR · 非线性CDR · 过采样CDR
CDR架构分类
07
8B/10B编码
编码规则 · 直流平衡 · 游程长度控制
B/10B8
08
链路建立流程
初始空闲态 · 自动协商 · 训练序列
链路建立流程初始空闲态
09
自动协商协议解析
基页格式 · 能力字段 · 优先级仲裁
自动协商协议解析基页格式
10
训练序列（Training Sequence）
PRBS生成 · 加扰 · 均衡训练
TrainingSequence
11
链路建立状态机
初始化 · 等待 · 配置
链路建立状态机初始化
12
眼图分析实战
眼图测量方法 · 眼高眼宽 · 抖动分解
眼图分析实战眼图测量方法
13
抖动分析（Jitter）
随机抖动 · 确定性抖动 · 总抖动（TIE）
Jitter抖动分析
14
均衡技术深入
CTLE · DFE · FFE原理与参数调整
均衡技术深入CTLE
15
预加重与去加重
发射端预加重 · 接收端去加重的实现
预加重去加重
16
阻抗匹配与终端网络
PCB差分走线 · 终端电阻计算
阻抗匹配终端网络
17
信号完整性基础
反射 · 串扰 · 损耗
信号完整性基础反射
18
板级设计要点
布局规则 · 布线技巧 · 电源去耦策略
板级设计要点布局规则
19
测试仪器实战
示波器 · 误码仪 · 频谱仪
测试仪器实战示波器
20
链路建立调试实战
连不上 · 误码率高 · 时序不满足
链路建立调试实战连不上
21
时钟恢复调试实战
锁定范围测量 · 抖动容限测试
时钟恢复调试实战锁定范围测量
22
基于FPGA的SGMII实现
SerDes IP配置 · CDR参数调整
FPGASGMII
23
Verilog/SystemVerilog实现CDR
相位插值器 · 数据采样
Verilog/Syst…CDR
24
仿真验证方法
行为级模型 · 时序仿真 · 后仿真流程
仿真验证方法行为级模型
25
兼容性测试
不同PHY芯片互连 · 速率协商验证
兼容性测试PHY
26
协议层调试
MAC层数据包捕获 · CRC错误分析
协议层调试MAC
27
故障案例1
链路建立失败分析与修复步骤
故障案例1链路建立失败分析
28
故障案例2
时钟恢复失锁原因定位与解决方案
故障案例2时钟恢复失锁原因…
29
故障案例3
高速信号完整性导致的误码排查
故障案例3高速信号完整性导…
30
总结与展望
SGMII发展趋势 · 演进到10G/25G接口
SGMII发展趋势