VIP5
本课程属于：041-高速Ethernet PHY与数据中心互连 芯片硬件与光电工程 · 共 5 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

量产测试：ATE吞吐覆盖率与BIST应用实践

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
ATE测试概述
概念 · 发展历程 · 在芯片量产测试中的核心作用
ATE测试概述
02
吞吐率基础
定义 · 关键指标（测试时间 · 并发工位
吞吐率基础定义
03
吞吐率优化方法
多工位并行 · 时分复用 · 负载均衡策略
吞吐率优化方法多工位并行
04
测试覆盖率基础
故障模型类型 · 缺陷覆盖率 · DPPM与良率关系
测试覆盖率基础故障模型类型
05
故障模型详解
stuck-at · transition · bridging
故障模型详解stuck-at
06
测试压缩技术
scan压缩原理 · XOR压缩 · LFSR重播种
测试压缩技术scan
07
内建自测试(BIST)概述
原理 · 优势 · 应用分类（Logic BIST
BIST内建自测试
08
Logic BIST架构
PRPG · MISR · 响应分析器
LogicBIST
09
Memory BIST架构
March算法族 · 行列修复 · 内置冗余分析
MemoryBIST
10
BIST控制器集成
RTL设计 · 综合约束 · 时序闭合实践
BIST控制器集成
11
BIST诊断与故障定位
signature分析 · 诊断向量生成
BIST诊断
12
ATE与BIST接口协议
JTAG (IEEE 1149.1) · IJTAG (IEEE 1687) · STIL语言
ATEBIST
13
基于ATE的BIST测试流程
向量加载 · 测试执行 · 结果回读
ATEBIST
14
吞吐率与覆盖率权衡
Pareto最优 · 测试时间-覆盖率曲线
吞吐率覆盖率权衡
15
多site测试中的吞吐率挑战
site转接 · 信号同步 · 电源管理
site测试
16
高覆盖率测试代价
向量数膨胀 · 测试时间增加 · 硬件开销
高覆盖率测试代价向量数膨胀
17
模拟与混合信号BIST
PLL · ADC/DAC · SerDes测试
BIST模拟
18
系统级BIST (SBIST)
SoC层次 · 芯片间互连测试
BISTSBIST
19
BIST硬件开销分析
面积 · 功耗 · 时序影响及优化方法
BIST硬件开销分析
20
测试时间压缩技术
BIST向量生成优化 · 自适应测试
测试时间压缩技术BIST
21
自适应测试与机器学习应用
动态调整测试项 · 异常检测
自适应测试机器学习应用
22
量产测试数据管理
数据格式 · 大数据分析 · 良率监控
量产测试数据管理数据格式
23
测试成本建模与优化
从设计到量产的TCO模型
测试成本建模优化
24
案例
某通信芯片ATE吞吐率提升实践（从8…
案例ATE
25
案例
某汽车MCU的Memory BIST…
案例MCU
26
案例
ATE+BIST联合测试降低测试成本…
案例ATE+BIST
27
未来趋势
DFT与ATE深度融合 · 测试4.0 · 智能化测试
未来趋势DFT
28
常用EDA工具介绍
Tessent（西门子） · DFTCompiler（Synops… · Encounter Test（Cad…
EDA常用
29
测试标准解读
IEEE 1149.1/1500/1… · STIL · ATPG格式
测试标准解读IEEE
30
课程总结与实战演练
设计一个完整ATE+BIST测试方案…
课程总结实战演练