2. USB4协议演进

USB4 并不是一次简单的“把速率翻倍”，而是围绕隧道化架构、双通道模型和向下兼容能力逐步演进。理解 Gen2 到 Gen4 的差异，是后续电气一致性测试与 USB4CV 验证的起点：只有先明确链路速率、编码方式、通道绑定和兼容回退规则，才能判断测试夹具、码型和测量带宽是否匹配。

一、速率提升：从 20 Gbps 到 80 Gbps 的阶梯

USB4 的命名容易混淆。USB4 Gen2 指单通道 10 Gbps 的符号速率，经 128b/132b 编码后单通道有效速率约 9.7 Gbps，双通道聚合为 20 Gbps；USB4 Gen3 单通道符号速率 20 Gbps，双通道聚合为 40 Gbps；USB4 Gen4 单通道符号速率提升到 40 Gbps，双通道聚合达到 80 Gbps。这里的“Gbps”通常指原始符号速率，而非编码后的净荷速率。

速率提升带来的直接后果是单位时间（UI）缩短。Gen2 的 10 Gbps 对应 UI 约 100 ps，Gen3 的 20 Gbps 对应约 50 ps，Gen4 的 40 Gbps 对应约 25 ps。UI 越短，对插入损耗、回波损耗、串扰和抖动的要求越苛刻，示波器带宽、探头和夹具的去嵌入精度也必须同步升级。

二、编码方式：128b/132b 的延续与代价

从 Gen2 开始，USB4 高速链路统一采用 128b/132b 编码，取代了早期 USB 3.x 的 8b/10b。128b/132b 每 128 位净荷附加 4 位同步头，编码开销约 3.03%，远低于 8b/10b 的 25%。这意味着同样符号速率下，净荷吞吐显著提高。

但 128b/132b 并非“免费午餐”。它依赖块同步、加扰和链路训练来维持直流平衡与时钟恢复，接收端需要更复杂的均衡和 CDR 电路。Gen4 在 40 Gbps 符号速率下，信道损耗在奈奎斯特频率（20 GHz）处可能超过 20 dB，因此发送端 FFE、接收端 CTLE/DFE 的配置成为一致性测试的重点。

编码效率对比：
8b/10b   ：净荷 8 bit / 线路 10 bit = 80.0%
128b/132b：净荷 128 bit / 线路 132 bit = 96.97%

Gen2 单通道有效速率 ≈ 10 Gbps × 96.97% ≈ 9.7 Gbps
Gen4 单通道有效速率 ≈ 40 Gbps × 96.97% ≈ 38.8 Gbps

三、通道模型：双通道聚合与 Lane 绑定

USB4 链路以“通道（Lane）”为基本单位。Gen2 和 Gen3 时代，典型配置是双通道（2 Lane）聚合，分别使用 TX/RX 差分对。Gen4 延续双通道模型，但每通道速率翻倍，因此总带宽达到 80 Gbps。通道之间需要保持严格的偏斜（skew）控制，否则聚合后的数据无法正确重组。

在 USB4 路由器架构中，链路层将数据分发到多个通道，物理层完成符号映射、加扰和发送。接收端则进行通道对齐、去偏斜和重排序。Gen4 对通道间偏斜的容忍度更小，通常要求控制在几个 UI 以内，这对 PCB 走线等长和连接器一致性提出了更高要求。

四、兼容性设计：向下兼容与速率协商

USB4 的兼容性设计遵循“协商优先、逐级回退”原则。链路建立时，两端通过 USB4 链路训练和状态机（LTSSM）交换能力信息，选择双方都支持的最高速率和通道配置。如果 Gen4 训练失败，会依次回退到 Gen3、Gen2，甚至 USB 3.2 或 USB 2.0 模式。

这种回退机制对测试提出了额外要求：一致性测试不仅要验证 Gen4 满速下的眼图、抖动和误码率，还要验证回退路径是否正常。USB4CV 验证中，常通过强制速率、注入损耗或修改训练参数来触发回退，确认设备在降速后仍能稳定工作。

五、案例与误区：速率翻倍不等于测试简单翻倍

某实验室在 Gen4 一致性测试中直接沿用 Gen3 的夹具和电缆，结果眼图几乎完全闭合。复盘发现：Gen3 夹具在 10 GHz 处损耗尚可接受，但 Gen4 的奈奎斯特频率达到 20 GHz，夹具损耗和连接器阻抗不连续被显著放大。更换低损耗夹具并重新去嵌入后，眼图才恢复正常。

另一个误区是只关注满速 Gen4，忽略回退路径。实际产品在插入不同线缆或对端设备时，可能长期工作在 Gen3 或 Gen2。USB4CV 验证应覆盖各速率档位的训练、误码和热插拔场景，确保兼容性设计真正落地。

总结来看，USB4 从 Gen2 到 Gen4 的演进，核心是速率翻倍、UI 减半、编码效率保持高位，同时通过双通道聚合和逐级回退实现兼容。理解这些差异，才能在电气一致性测试和 USB4CV 验证中选对设备、设对参数、覆盖全场景。