1. 课程导入

USB 从 1996 年的 1.5 Mbps 低速接口，一路演进到 USB 3.2 的 20 Gbps，再到 USB4 的 40 Gbps，其背后是终端形态与数据负载的双重驱动：4K/8K 视频、外置 NVMe 存储、扩展坞多路复用、AI 加速卡外接，都要求单根线缆同时承载高速数据、视频与供电。USB4 的关键转折在于两点：一是物理层从 NRZ 转向 PAM3，二是链路层引入基于数据包的路由与隧道化架构。本课程围绕这两条主线展开，从 PHY 信号到链路训练，再到系统集成与调试，形成完整闭环。

一、USB4 发展背景：从协议堆叠到统一隧道

USB 3.2 时代，USB 与 DisplayPort 往往采用“替代模式”并行传输，线缆内多对差分线各司其职，协议之间缺乏统一调度。USB4 则把 PCIe、DisplayPort 和 USB 3.2 数据封装为隧道数据包，在同一个 40 Gbps 链路上动态分配带宽。这意味着一条 USB4 链路可以同时承载外置显卡、显示器与硬盘，而不再需要为每种协议预留固定通道。

USB4 还引入了与 Thunderbolt 3 的兼容设计，支持 20 Gbps 与 40 Gbps 两种速率等级，并向下兼容 USB 3.2、USB 2.0。其连接器仍为 Type-C，但线缆需满足更高信号完整性要求，被动线缆通常限制在 0.8 米以内，更长距离需使用有源线缆。这些约束直接决定了系统集成中的布局与选型策略。

二、PAM3 信号优势：为什么不是 NRZ 继续提速

NRZ 只有高、低两个电平，每个符号携带 1 bit 信息。若要在相同符号率下把速率提升 50%，NRZ 需要将符号率提高 50%，这会直接压缩单位间隔、加剧码间干扰，对信道带宽和均衡器提出更高要求。PAM3 使用 +1、0、-1 三个电平，每个符号携带 log₂3 ≈ 1.585 bit 信息。在相同符号率下，PAM3 的比特率是 NRZ 的 1.585 倍；反过来说，达到相同比特率时，PAM3 的符号率更低，单位间隔更宽，对信道损耗的容忍度更好。

代价是 PAM3 的眼图有三个眼，垂直眼高仅为 NRZ 的一半左右，信噪比要求更高。因此 USB4 在 PHY 层引入了发送端前馈均衡（FFE）、接收端连续时间线性均衡（CTLE）和判决反馈均衡（DFE），并在链路训练阶段通过交换能力信息协商均衡参数。理解 PAM3 的“速率换信噪比”本质，是后续学习均衡与误码率测试的基础。

三、课程目标与整体知识框架

本课程共 30 章，目标是让学员能够独立完成 USB4 PHY 与链路的调试、测试和系统集成。知识框架分为四层：

• 信号层：PAM3 电平定义、眼图、抖动、FFE/CTLE/DFE 均衡原理与参数调优。
• 链路层：64b/66b 编码、链路训练状态机、速率协商、通道绑定与去偏斜。
• 协议层：隧道数据包格式、路由器调度、PCIe/DP/USB 隧道封装与解封装。
• 系统层：Type-C 接口设计、线缆选型、电源管理、热插拔、兼容性测试与故障排查。

四、案例场景：一条 40 Gbps 链路的真实约束

假设我们要设计一款 USB4 扩展坞，上行连接主机，下行同时挂载 4K 显示器、NVMe 硬盘和千兆网卡。系统集成时需要回答几个问题：主机是否支持 40 Gbps？线缆是否满足 40 Gbps 的插损要求？DisplayPort 隧道需要预留多少带宽？PCIe 隧道是否会被降速到 x1？这些问题的答案分布在 PHY、链路和协议三层，任何一层配置不当都会导致整体降速或功能缺失。

典型 USB4 扩展坞带宽分配示例（40 Gbps 总带宽）：
  DisplayPort 隧道：  约 18 Gbps（4K@60Hz 8b/10b 等效）
  PCIe 隧道：         约 16 Gbps（NVMe 读写）
  USB 3.2 隧道：      约 5 Gbps（网卡与外设）
  协议开销与预留：     约 1 Gbps
  ------------------------------------------------
  合计：              约 40 Gbps（动态调度，非固定分配）

五、常见误区与学习建议

初学者容易把 USB4 等同于“更快的 USB 3.2”，忽略其协议架构的根本变化。另一个误区是只关注 PHY 眼图，忽视链路训练和隧道调度对实际吞吐的影响。建议学习路径为：先建立 PAM3 信号与均衡的直觉，再理解链路训练状态机，最后进入隧道协议与系统集成。每章配合一个可复现的测试或配置案例，避免停留在概念层面。