眼图分析：链路质量的“心电仪”
做高速链路，你总得有个办法快速判断信号好不好。眼图，就是干这个的。
我个人觉得，眼图就像是信号质量的心电仪。一眼扫过去，身体健康还是亚健康，心里就有数了。这章我们就把眼图这事彻底说透。
眼图是怎么“长”出来的？
原理其实不复杂。你把无数个比特周期的波形，在示波器上重叠起来看。0和1跳变的地方，信号轨迹会反复叠加。
为什么会这样？因为时钟是按周期跑的。示波器用时钟触发，把每个bit的波形都对齐，然后叠在一起。多次叠加后，中间的空白区域就形成了一个“眼睛”的形状。
好理解的比喻：就像拍一张长曝光照片。街上的人流来回走动，最后留下的就是一条条模糊的光带。中间空出来的地方，就是“眼睛”。
我记得刚入行时，总觉得眼图是玄学。后来自己搭了测试环境，看着屏幕上慢慢张开的眼睛，才真正明白它在讲什么。
核心参数：眼高、眼宽、抖动
眼图里信息量很大。但你抓住三个参数就够了。
| 参数 | 物理含义 | 影响什么 |
|---|---|---|
| 眼高 | 差分信号幅度的有效窗口 | 接收端能否正确区分0和1 |
| 眼宽 | 能稳定采样的时间窗口 | 时钟与数据的对准裕量 |
| 抖动 | 信号沿位置的不确定性 | 限制最大传输速率 |
眼高
说白了，眼高就是信号幅度上的裕量。眼张开得越大，抗噪声能力越强。
如果眼高不足，接收端采样时稍微有点噪声，就可能判错。我在项目中遇到过一块板子，眼高只有180mV，常温能跑，高温就丢包。后来查出来是驱动电流不够。
眼宽
眼宽决定了采样点的选择范围。你想想看，采样点最佳位置是眼图的中央，那里信号最稳定。
如果眼宽被压缩得很窄，采样点稍微偏一点，就可能采到边沿上去。那误码率就上去了。
抖动
抖动是高速工程师最头疼的敌人之一。它分为两大类：
- 随机抖动：热噪声引起的，无法彻底消除
- 确定性抖动：串扰、ISI、电源噪声引起的，可以优化
我个人习惯先抓确定性抖动。把布线优化好、电源做干净，抖动通常能降下来一半。
避坑指南：我曾经在一款产品的预研阶段，眼图看着还行，但量产时有5%的板子眼宽不够。原因很简单——我没做眼图掩码测试。只用肉眼扫了扫，觉得“差不多”。嗯，这种坑跳一次就够了。
实测眼图怎么读？
拿到示波器上的实测眼图，别急着调参数。先看三个地方：
- 眼睛睁开程度：够不够圆？够不够高？有没有塌陷？
- 边沿质量：上升下降沿是否陡峭？有没有出现过冲或回勾？
- 轨迹重叠：多条轨迹是否紧密？如果分叉很开，说明抖动大或码间干扰严重。
举个例子吧。有一次调试DDR4，眼图左半边明显比右半边窄。我一开始以为是PCB走线问题。
后来一查，是DQS和DQ的延迟没对齐。调整了Read Centering的相位系数，眼图一下就对称了。
核心判断方法：
- 眼图中央区域一定要干净，不能有误码
- 眼高至少要达到接收端灵敏度的2倍以上
- 眼宽要留出至少0.3UI的裕量
眼图为什么会“闭”上？
眼图闭合是有物理原因的。最常见的有这几类：
- 高频损耗太大：信号经过长走线，高频分量被压低了，上升沿变缓，眼图自然收缩
- 阻抗失配：反射回来的能量叠加到主信号上，让波形出现台阶
- 串扰耦合：邻近信号的电感耦合进来，抖动量增加
- 电源噪声：芯片内部供电不稳，驱动器的输出幅度时大时小
那怎么办？
我的做法是先做通道损耗预算。如果损耗超过协议规定的上限，就考虑加CTLE均衡器。如果阻抗有问题，就回头改叠层和线宽。
一个小技巧：实测时如果眼图抖动大，可以保持触发模式不变，切换一下采样率。有时候是采样点不够密，导致眼图看起来很花。
眼图分析，说到底就是帮你在时域里找到信号质量的最直观证据。抓核心参数、避开常见坑、用好示波器，链路训练的时候会顺手很多。