首页
›
芯片硬件与光电工程
›
039-高速DDRLPDDR内存接口工程
›
《DDR5训练与校准工程》
VIP7
本课程属于:039-高速DDRLPDDR内存接口工程
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
DDR5训练与校准工程
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=DDR5训练与校准工程的学习目… · 核心概念 · 整体框架与学习方法
课程导入
DDR5
02
DDR5技术概览
目标=DDR5相比DDR4的关键变化 · 速率提升 · 通道架构
DDR5
技术概览
03
DDR5内存子系统架构
目标=通道 · Rank · Bank Group
DDR5
内存子系统架构
04
DDR5训练与校准基础
目标=训练目的 · 校准类型 · 训练流程阶段
DDR5
训练
05
DDR5初始化与上电序列
目标=上电复位 · 电源稳定 · 时钟使能
DDR5
初始化
06
DDR5模式寄存器与命令集
目标=MR0-MR6等关键寄存器 · 命令真值表 · 读写命令
DDR5
模式寄存器
07
DDR5 JEDEC规范解读
目标=训练相关规范章节 · 时序参数 · 电气规范
DDR5
JEDEC
08
DDR5信号完整性基础
目标=传输线 · 反射 · 串扰
DDR5
信号完整性基础
09
DDR5电源完整性基础
目标=PDN阻抗 · 去耦电容 · 电源噪声
DDR5
电源完整性基础
10
DDR5时钟架构与训练
目标=差分时钟 · 时钟树 · 占空比校正
DDR5
时钟架构
11
DDR5命令与地址训练
目标=CA训练目的 · CA眼图优化 · CA延迟校准
DDR5
命令
12
DDR5写训练
目标=写均衡 · 写电平 · 写时序
DDR5
写训练
13
DDR5读训练
目标=读门控 · 读均衡 · 读DQS与DQ对齐
DDR5
读训练
14
DDR5 Vref训练
目标=VrefDQ与VrefCA概念 · 内部与外部Vref · Vref训练算法
DDR5
Vref
15
DDR5 DFE与均衡训练
目标=判决反馈均衡原理 · DFE抽头训练 · CTLE与DFE联合优化
DDR5
DFE
16
DDR5训练模式与固件实现
目标=BIOS与内存控制器固件 · 训练状态机 · 训练数据采集
DDR5
训练模式
17
DDR5训练算法详解
目标=扫描法 · 二分法 · 梯度法
DDR5
训练算法详解
18
DDR5校准与裕量测试
目标=校准项 · 裕量定义 · Shmoo图
DDR5
校准
19
DDR5训练中的常见问题
目标=训练失败 · 眼图闭合 · 误码
DDR5
训练
20
DDR5训练调试工具与方法
目标=示波器 · 逻辑分析仪 · 协议分析仪
DDR5
训练调试工具
21
DDR5训练案例一
目标=单Rank桌面平台训练流程与问…
DDR5
训练案例一
22
DDR5训练案例二
目标=多Rank服务器平台训练挑战与…
DDR5
训练案例二
23
DDR5训练案例三
目标=高密度DIMM与3D堆叠内存训…
DDR5
训练案例三
24
DDR5训练案例四
目标=低功耗与温度变化下的训练自适应…
DDR5
训练案例四
25
DDR5训练案例五
目标=高速率下DFE与Vref联合优…
DDR5
训练案例五
26
DDR5训练与校准自动化
目标=自动化测试脚本 · 训练数据管理 · 量产测试与良率提升
DDR5
训练
27
DDR5训练与系统稳定性
目标=训练结果验证 · 压力测试 · 老化测试
DDR5
训练
28
DDR5训练与互操作性
目标=不同厂商DIMM与控制器兼容性 · JEDEC合规测试 · 互操作问题排查
DDR5
训练
29
DDR5训练前沿技术
目标=DDR5X · LPDDR5 · CXL内存
DDR5
训练前沿技术
30
课程总结与综合提升
目标=知识体系回顾 · 实战项目设计 · 职业发展路径与持续学习资源
课程总结
综合提升
所属VIP或分类
同VIP:DDR-Read-Centering训练与读窗口分析
同VIP:DDR5-Eye-Mask一致性验证与Fail项调试
同VIP:DDR5LPDDR5X内存控制器性能与可靠性项目