VIP7
本课程属于：039-高速DDRLPDDR内存接口工程 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR5/LPDDR5X内存控制器性能与可靠性项目

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=DDR5/LPDDR5X内存控… · 核心概念 · 整体框架与实战路线图
课程导入DDR5/LPDDR5X
02
内存技术演进
目标=从DDR4到DDR5 · 从LPDDR4X到LPDDR5X的关… · 速率提升
内存技术演进DDR4
03
DDR5/LPDDR5X协议基础
目标=JEDEC标准 · 通道结构 · Bank Group
DDR5/LPDDR5X协议基础
04
内存控制器架构
目标=主机接口 · 调度器 · 命令队列
内存控制器架构目标=主机接口
05
性能指标与度量
目标=带宽 · 延迟 · IOPS
性能指标度量
06
可靠性基础
目标=错误类型 · 软错误与硬错误 · ECC
可靠性基础目标=错误类型
07
DDR5关键特性
目标=双子通道 · 片上ECC · 决策反馈均衡
DDR5关键特性
08
LPDDR5X关键特性
目标=低功耗状态 · 链路ECC · 自适应刷新
LPDDR5X关键特性
09
地址映射与交织
目标=物理地址到Bank/Row/C… · 通道交织 · Bank Group交织与性能影响
地址映射交织
10
命令调度与仲裁
目标=读写调度 · 优先级仲裁 · 老化避免
命令调度仲裁
11
时序参数与训练
目标=tRCD · tRP · tRAS
时序参数训练
12
PHY与信号完整性
目标=高速信号传输 · 均衡技术 · 时钟恢复
PHY信号完整性
13
性能建模与仿真
目标=使用SystemC/TLM · Gem5 · DRAMSim3等工具搭建内存控制器…
性能建模仿真
14
性能优化方法
目标=预取 · 写合并 · 读优先
性能优化方法目标=预取
15
可靠性设计方法
目标=ECC编码解码 · CRC校验 · 重试与修复
可靠性设计方法ECC
16
错误注入与故障分析
目标=硬件故障注入 · 软件模拟错误 · RAS特性验证
错误注入故障分析
17
低功耗与热管理
目标=DVFS · 电源域管理 · 自刷新
低功耗热管理
18
验证与测试
目标=UVM验证方法学 · 覆盖率驱动验证 · 形式验证
验证测试
19
案例分析一
目标=DDR5服务器内存控制器带宽优…
案例分析一DDR5
20
案例分析二
目标=LPDDR5X移动端内存控制器…
案例分析二LPDDR5X
21
案例分析三
目标=内存控制器在高负载下的Bank…
案例分析三Bank
22
案例分析四
目标=基于真实项目的RAS特性验证与…
案例分析四RAS
23
常见问题与调试
目标=训练失败 · 时序违例 · ECC错误
常见问题调试
24
工具链与实验环境
目标=主流仿真器 · 协议分析仪 · 示波器
工具链实验环境
25
项目实战一
目标=搭建DDR5内存控制器性能仿真…
项目实战一DDR5
26
项目实战二
目标=设计并实现LPDDR5X低功耗…
项目实战二LPDDR5X
27
项目实战三
目标=集成ECC与CRC可靠性机制并…
项目实战三ECC
28
项目实战四
目标=完成内存控制器从RTL到硅后的…
项目实战四RTL
29
综合提升
目标=系统级性能与可靠性权衡 · 架构创新 · AI/ML辅助调度与未来内存技术展望
综合提升目标=系统级性能
30
课程总结与进阶
目标=知识体系回顾 · 项目复盘 · 认证路径
课程总结进阶