1. 课程导入

欢迎进入《Verilog复杂算法实现：CORDIC与FFT从入门到精通》的第一章。在FPGA数字信号处理（DSP）的工程实践中，CORDIC（坐标旋转数字计算机）与FFT（快速傅里叶变换）是两大基石级算法。前者以迭代移位代替乘法，优雅地解决了三角函数、双曲函数、开方等超越函数的硬件实现问题；后者则将时域信号变换至频域，是雷达、通信、音频处理、频谱分析等系统的核心引擎。本章作为全课程的起点，将首先明确学习路径与目标，剖析这两大算法在DSP领域的战略地位，并带领你完成从EDA工具安装到FPGA开发板验证的全链路环境搭建。无论你是即将从事高速信号处理的在校学生，还是希望转型数字IC设计的在职工程师，本章都将为你奠定坚实的地基。

CORDIC与FFT在FPGA DSP中的核心地位与学习路径 CORDIC 算法 • 旋转模式：sin/cos • 向量模式：atan/模值 • 双曲模式：exp/ln/sqrt • 线性模式：乘除法 核心：移位+加法迭代 FFT 算法 • 基2/基4/分裂基 • 流水线结构 • 实数FFT优化 • 块浮点/定点缩放 核心：蝶形运算+旋转因子 互补协同 数字信号处理核心应用 📡 雷达信号处理 📱 5G/6G 基带 🎵 音频编解码 🔬 生物电信号 📷 图像处理 ⚡ 电力谐波分析 🚗 汽车毫米波雷达 🛰️ 卫星通信 开发环境与工具链 Vivado / Quartus ModelSim / VCS Verilog / SystemVerilog FPGA 开发板 逻辑分析仪

上图清晰地勾勒出本课程的核心知识框架。CORDIC与FFT并非孤立存在，它们在数字上变频（DUC）、数字下变频（DDC）、信道估计、波束成形等复杂系统中经常协同工作。例如，在软件无线电接收机中，CORDIC常被用于产生本振信号（NCO）或进行坐标变换，而FFT则负责将中频信号搬移至基带后进行频谱分析。理解两者的定位与互补关系，是后续章节深入学习的前提。

1.1 学习目标与课程结构

本课程的目标是培养学员在FPGA上独立实现、优化并部署CORDIC与FFT算法的工程能力。我们不仅关注RTL代码的编写，更强调算法数学原理、硬件架构设计、定点量化分析、时序收敛优化以及系统级验证。课程共分为五大阶段，每个阶段都设置了明确的里程碑。

阶段章节范围核心能力目标实践项目
基础入门第1-5章掌握Verilog语法、FPGA架构、CORDIC原理流水线CORDIC计算sin/cos
算法进阶第6-12章深入CORDIC各种模式、FFT蝶形运算与流水线1024点基2 FFT处理器
工程优化第13-20章定点量化、资源复用、时序优化、并行架构多通道FFT加速器
系统集成第21-26章与ADC/DAC接口、AXI总线、DMA传输实时频谱分析仪
项目实战第27-30章完整系统设计、调试技巧、性能调优雷达信号处理前端

每一章都遵循“原理剖析→架构设计→代码实现→仿真验证→板级调试”的闭环教学法。我们强烈建议学员在每章结束后，独立完成配套的实验任务，因为FPGA设计是一门“手上功夫”的学问，只看不练无法真正内化知识。

学习建议：本课程需要一定的数字电路基础和Verilog语法基础。如果你对always块、wire/reg类型、时序逻辑与组合逻辑的区别尚不熟悉，建议先花一周时间复习这些基础知识。课程中涉及大量数学推导，建议准备一本草稿纸，亲手推导CORDIC的迭代公式和FFT的旋转因子，这比直接看代码有效得多。

1.2 CORDIC与FFT在数字信号处理中的核心地位

在FPGA DSP领域，CORDIC与FFT之所以占据核心地位，是因为它们解决了硬件实现中“计算复杂度”与“硬件资源”之间的根本矛盾。先看CORDIC：在雷达测距中，我们需要实时计算目标的方位角（arctan函数）；在通信系统中，需要产生高精度的正弦/余弦载波。传统查表法（LUT）在精度要求高时，存储资源呈指数级增长；而CORDIC仅通过移位和加法迭代，即可在十几个时钟周期内达到16位以上的精度，且无需乘法器。再看FFT：离散傅里叶变换（DFT）的计算复杂度为O(N²)，当N=1024时，需要约100万次复数乘法；而FFT利用旋转因子的周期性和对称性，将复杂度降至O(Nlog₂N)，即约1万次复数乘法。这种数量级的差异，使得FFT成为实时频谱分析唯一可行的硬件方案。

在实际工程中，CORDIC与FFT经常联合使用。例如，在数字下变频（DDC）链路中，CORDIC用于产生正交本振信号（cos与sin），将射频信号搬移到基带；随后，FFT对基带I/Q信号进行频谱分析。在MIMO雷达系统中，CORDIC用于计算各通道间的相位差，而FFT则用于多普勒维的快速处理。可以说，掌握了这两个算法，就掌握了FPGA数字信号处理的核心引擎。

工程视角：在Xilinx和Altera（Intel）的官方IP核中，CORDIC和FFT都是付费或需要授权的高价值IP。理解其内部架构，不仅有助于我们摆脱对IP核的依赖，更能在IP核性能不满足需求时（如需要非标准点数FFT、需要自定义数据格式），自行设计出更优的解决方案。此外，在ASIC设计中，这两个算法的RTL实现更是数字IC工程师的必备技能。

1.3 开发环境与工具链准备

工欲善其事，必先利其器。本课程推荐使用以下开发环境，并给出详细的安装与验证步骤。我们以Xilinx Vivado和ModelSim/Questa Simulator为主要工具，同时兼容开源工具链（如Icarus Verilog + GTKWave）供学员选择。

1.3.1 核心EDA工具安装

  1. Vivado Design Suite：推荐安装Vivado ML Standard版（免费），支持Artix-7、Kintex-7等主流器件。安装时务必勾选“Vivado HL WebPACK”或“Vivado ML Standard”组件，并安装对应的器件支持包（如xc7a35t）。安装路径不要包含中文或空格。
  2. 仿真工具：Vivado自带XSim仿真器，适合功能仿真；但工程实践中更推荐使用Mentor（Siemens）的ModelSim/Questa。ModelSim SE版支持Linux/Windows，安装后需配置环境变量。对于预算有限的学员，可使用开源的Icarus Verilog（iverilog）配合GTKWave波形查看器。
  3. FPGA开发板：建议使用Xilinx Artix-7系列（如Nexys A7、Basys 3）或Zynq-7000系列（如Zybo Z7）。如果暂无开发板，可先使用Vivado自带的仿真功能完成大部分实验，但至少应完成一次板级验证以建立硬件调试的直觉。

1.3.2 工程创建与仿真流程验证

为了验证环境是否就绪，我们创建一个最小工程：一个简单的8位计数器。请按照以下步骤操作：

// counter.v
module counter(
    input wire clk,
    input wire rst_n,
    output reg [7:0] count
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            count <= 8'd0;
        else
            count <= count + 1'b1;
    end
endmodule
// counter_tb.v
`timescale 1ns/1ps
module counter_tb;
    reg clk = 0;
    reg rst_n = 0;
    wire [7:0] count;
    
    counter uut(
        .clk(clk),
        .rst_n(rst_n),
        .count(count)
    );
    
    always #5 clk = ~clk; // 100MHz时钟
    
    initial begin
        #10 rst_n = 1;
        #200;
        $display("Count = %d", count);
        #100;
        $finish;
    end
endmodule

在Vivado中，创建RTL工程，添加上述两个文件，运行Behavioral Simulation，观察count信号是否从0递增到255后回卷。如果波形正确，说明你的仿真环境已准备就绪。对于ModelSim，可在命令行执行vlib work、vlog counter.v counter_tb.v、vsim -c -do "run 300ns; quit" counter_tb进行批处理仿真。

常见环境问题排查：（1）Vivado安装后无法启动，检查是否安装了正确的Visual C++ Redistributable；（2）ModelSim仿真时出现“Unknown identifier”错误，检查是否将源文件添加到了正确的库中；（3）使用iverilog时，注意-o输出文件名不能与源文件名相同；（4）如果使用开发板，务必安装对应的Digilent或Xilinx USB-JTAG驱动，否则设备管理器中将显示未知设备。

1.3.3 工具链选择建议

工具适用场景优点缺点
Vivado + XSim中小规模设计、功能仿真与综合实现无缝集成，操作简单仿真速度较慢，调试手段有限
Vivado + ModelSim复杂设计、时序仿真仿真速度快，支持脚本化批处理需要额外安装，License配置繁琐
Icarus + GTKWave学习验证、开源爱好者免费开源，跨平台不支持SystemVerilog部分语法，波形查看功能较弱
Vivado + VCS大型ASIC前端设计业界标准，性能最强价格昂贵，仅限企业用户

对于本课程，我们推荐使用“Vivado + ModelSim”组合。Vivado负责综合与实现，ModelSim负责仿真。这种分离架构更贴近工业界流程，也便于后续学习脚本化仿真与回归测试。

1.4 案例拆解：从零搭建CORDIC仿真环境

为了让你更直观地理解工具链的使用，我们以一个简单的CORDIC迭代模块为例，演示从创建工程到波形验证的完整流程。该模块实现单次CORDIC迭代，为后续章节的完整实现做铺垫。

背景与目标：假设我们需要在FPGA中计算一个角度的正弦值。我们采用CORDIC旋转模式，迭代次数为8次，输入角度为30度（弧度制约0.5236）。目标是在Vivado中完成仿真，验证输出结果与标准数学库计算值的误差在可接受范围内。

关键参数：输入数据宽度16位，其中1位符号位，1位整数位，14位小数位（Q1.14格式）。角度值以弧度乘以2^14量化。

// cordic_iter.v
module cordic_iter(
    input wire signed [15:0] x_in,
    input wire signed [15:0] y_in,
    input wire signed [15:0] z_in,
    input wire [3:0] iter,
    output reg signed [15:0] x_out,
    output reg signed [15:0] y_out,
    output reg signed [15:0] z_out
);
    wire signed [15:0] x_shift = x_in >>> iter;
    wire signed [15:0] y_shift = y_in >>> iter;
    wire signed [15:0] atan_table [0:7] = '{16'd16384, 16'd9672, 16'd5110, 16'd2594, 16'd1302, 16'd652, 16'd326, 16'd163};
    
    always @(*) begin
        if (z_in >= 0) begin
            x_out = x_in - y_shift;
            y_out = y_in + x_shift;
            z_out = z_in - atan_table[iter];
        end else begin
            x_out = x_in + y_shift;
            y_out = y_in - x_shift;
            z_out = z_in + atan_table[iter];
        end
    end
endmodule

仿真与分析：编写testbench，初始化x=16'd16384（对应1.0），y=0，z=30度量化值（30*3.14159/180*16384 ≈ 8589）。迭代8次后，x_out应接近cos(30°)*增益因子，y_out应接近sin(30°)*增益因子。CORDIC增益因子约为1.64676，因此最终结果需除以该因子。通过仿真波形，我们可以观察x_out和y_out的收敛过程。

结果对比：仿真结束后，使用$display打印最终值。若x_out约为14200（对应0.866*16384），y_out约为8192（对应0.5*16384），则说明算法正确。误差主要来源于迭代次数有限和角度量化误差。

复盘经验：在调试CORDIC时，最容易犯的错误是移位方向错误。对于有符号数，必须使用算术右移（>>>），而不是逻辑右移（>>）。此外，atan_table中的角度值必须与输入z的量化格式一致。建议在testbench中同时使用$sin和$cos系统函数进行对比，以快速定位误差来源。

1.5 常见误区与总结复盘

在课程导入阶段，学员往往容易陷入以下几个误区，需要特别警惕：

  • 误区一：重代码轻原理。很多学员拿到代码就开始仿真，却不理解CORDIC为什么能收敛、FFT的旋转因子为什么有对称性。这会导致遇到问题时无从下手。本课程强调“数学原理先行”，每一行代码都要能对应到数学表达式。
  • 误区二：忽视定点量化。FPGA中浮点运算资源稀缺，实际工程几乎全部使用定点数。定点数的字长、小数位宽、舍入方式直接决定算法精度。初学者常犯的错误是直接使用浮点C模型验证RTL，导致仿真通过但上板失败。
  • 误区三：仿真与综合脱节。功能仿真通过不代表综合后时序收敛。组合逻辑延迟过大、扇出过高、复位策略不当等问题，都需要通过综合后的时序分析来发现。建议从第一章开始就养成“仿真+综合”双验证的习惯。
  • 误区四：忽略工具链的自动化能力。Vivado的Tcl脚本、ModelSim的DO脚本能极大提升工作效率。手工点击操作不仅慢，而且容易出错。后续章节将逐步引入脚本化流程。
← 上一章 📖 返回目录 下一章 →