VIP7
本课程属于：032-RISC-V开源核与处理器生态 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V Chisel硬件构建语言与Rocket Chip入门到精通

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
RISC-V指令集架构概述 · Chisel硬件构建语言简介 · Rocket Chip项目背景
课程导入RISC-V
02
开发环境搭建
安装Java · Scala · sbt
开发环境搭建Java
03
Scala语言基础
Scala语法 · 函数式编程 · 面向对象特性
Scala语言基础
04
Chisel核心概念
硬件描述语言与Chisel的关系 · Module · IO
Chisel核心概念
05
Chisel组合逻辑设计
逻辑门 · 加法器 · 多路选择器
Chisel组合逻辑设计
06
Chisel时序逻辑设计
寄存器 · 计数器 · 移位寄存器
Chisel时序逻辑设计
07
Chisel高级特性
参数化模块 · 函数式生成 · 隐式转换
Chisel高级特性
08
Chisel测试与仿真
使用ChiselTest · Treadle · Verilator进行单元测试
Chisel测试
09
RISC-V指令集架构详解
RV32I基础指令 · R型/I型/S型/B型/U型/J型指… · 特权架构简介
RISC-V指令集架构详解
10
RISC-V汇编与工具链
GNU工具链 · 汇编语言编程 · 链接脚本
RISC-V汇编
11
处理器微架构基础
流水线原理 · 数据通路 · 控制单元
处理器微架构基础流水线原理
12
Rocket Chip项目概览
Rocket Chip的架构组成 · Tile · Core
RocketChip
13
Rocket Chip源码结构
Chisel源码目录 · 关键模块（RocketCore · DCache
RocketChip
14
Rocket Chip配置与参数化
使用Config · Parameters · Periphery
RocketChip
15
Rocket Chip生成与仿真
使用rocket-chip工具生成V… · 运行RTL仿真 · 使用Verilator和VCS
RocketChip
16
Rocket Chip的FPGA原型验证
在FPGA上部署Rocket Chi… · 使用Vivado/Vitis流程 · 调试与性能分析
RocketChip
17
Rocket Chip的SoC集成
添加外设（UART · SPI · GPIO）
RocketChip
18
Rocket Chip的Linux启动
构建Linux内核 · 根文件系统 · 设备树
RocketChip
19
Rocket Chip的性能优化
分析流水线瓶颈 · 调整缓存参数 · 优化分支预测
RocketChip
20
RoCC加速器设计
RoCC接口 · 自定义指令 · 协处理器设计
RoCC加速器设计
21
Chisel高级设计模式
面向对象设计 · 工厂模式 · 生成器模式
Chisel高级设计模式
22
Chisel与Verilog互操作
黑盒使用 · Verilog模块封装 · Chisel生成Verilog的优化
ChiselVerilog
23
RISC-V特权架构与虚拟内存
M/S/U模式 · CSR · 页表
RISC-V特权架构
24
Rocket Chip的调试与验证
使用JTAG · OpenOCD · GDB调试
RocketChip
25
Rocket Chip的功耗与面积优化
时钟门控 · 电源域 · 面积优化策略
RocketChip
26
Rocket Chip的扩展与定制
修改Rocket Core · 添加自定义指令 · 调整流水线深度
RocketChip
27
Rocket Chip的社区与生态
了解RISC-V基金会 · Chipyard · Freedom
RocketChip
28
综合实战项目一
基于Rocket Chip的简单So… · 实现UART输出 · GPIO控制
综合实战项目一Rocket
29
综合实战项目二
在Rocket Chip上运行Lin… · 添加自定义外设 · 实现简单设备驱动
综合实战项目二Rocket
30
综合实战项目三
设计一个RoCC加速器（如矩阵乘法） · 集成到Rocket Chip · 并评估性能提升
综合实战项目三RoCC