VIP8
本课程属于：031-AI芯片、NPU与异构加速架构 芯片硬件与光电工程 · 共 8 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AI加速器TPU/NPU/DPU架构

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=AI加速器TPU/NPU/DP… · 发展背景 · 学习目标与整体课程框架
课程导入AI
02
AI计算基础
目标=神经网络计算特征 · 矩阵乘法 · 卷积
AI计算基础
03
硬件加速原理
目标=并行计算 · 流水线 · 数据复用
硬件加速原理目标=并行计算
04
TPU架构总览
目标=Google TPU的演进 · 设计哲学 · 核心组件与系统层级
TPU架构总览
05
TPU核心计算单元
目标=MXU脉动阵列 · 向量单元 · 标量单元与片上存储层次
TPU核心计算单元
06
TPU指令集与编程模型
目标=XLA编译 · TPU指令 · 数据流图与执行调度
TPU指令集
07
TPU实战案例
目标=基于TPU的BERT训练 · ResNet推理与性能调优方法
TPU实战案例
08
NPU架构总览
目标=NPU定义 · 典型产品（华为昇腾 · 寒武纪
NPU架构总览
09
NPU计算核心
目标=乘加阵列 · 卷积加速器 · 可重构数据流与稀疏化支持
NPU计算核心
10
NPU存储与数据流
目标=片上缓存 · 权重固定 · 输出固定与行固定数据流对比
NPU存储
11
NPU编程与工具链
目标=算子映射 · 图优化 · 量化部署与典型SDK使用
NPU编程
12
NPU实战案例
目标=移动端图像识别 · 自动驾驶感知与边缘AI推理优化
NPU实战案例
13
DPU架构总览
目标=DPU定义 · 数据中心场景 · 网络与存储加速角色
DPU架构总览
14
DPU核心组件
目标=可编程网络引擎 · ARM核 · 硬件加速器与PCIe接口
DPU核心组件
15
DPU编程模型
目标=P4 · DOCA · DPDK与异构计算任务卸载
DPU编程模型
16
DPU实战案例
目标=智能网卡 · 虚拟交换 · 存储卸载与安全加速
DPU实战案例
17
TPU/NPU/DPU对比分析
目标=计算模式 · 适用场景 · 性能指标与生态差异
TPU/NPU/DPU对比分析
18
性能评估方法
目标=吞吐量 · 延迟 · 能效比
性能评估方法目标=吞吐量
19
量化与压缩技术
目标=INT8/FP16 · 剪枝 · 蒸馏与硬件友好型模型设计
量化压缩技术
20
编译与优化
目标=TVM · MLIR · 算子融合
编译优化
21
多核与分布式加速
目标=片间互联 · 集合通信 · 模型并行与数据并行
多核分布式加速
22
典型应用场景
目标=云计算 · 边缘计算 · 自动驾驶
典型应用场景目标=云计算
23
常见问题与调试
目标=精度下降 · 性能瓶颈 · 内存溢出与工具链兼容性
常见问题调试
24
安全与可靠性
目标=硬件安全 · 侧信道防护 · 容错机制与冗余设计
安全可靠性
25
前沿趋势
目标=存算一体 · 光子计算 · Chiplet与异构集成
前沿趋势目标=存算一体
26
综合实战一
目标=设计一个简单NPU加速器并评估…
综合实战一NPU
27
综合实战二
目标=使用TPU进行端到端模型训练与…
综合实战二TPU
28
综合实战三
目标=基于DPU实现网络功能卸载与性…
综合实战三DPU
29
课程总结
目标=知识体系回顾 · 核心能力梳理与学习路径建议
课程总结目标=知识体系回…
30
扩展与进阶
目标=研究论文导读 · 开源项目实践与职业发展方向
扩展进阶