📚 课程目录第3章 C/C++算法建模基础

3. C/C++算法建模基础

把算法从C/C++搬到FPGA，第一步不是写RTL，而是把“软件思维”的C代码改造成“硬件思维”的可综合C/C++。HLS工具并不会把任意C++都变成电路，它只接受一个受限子集，并且要求代码中的每一次运算、每一个变量都具备明确的硬件语义。本节围绕可综合子集、数据类型与位宽、定点数库、循环与数组、函数内联与模块划分五个方面，建立从算法到硬件的建模基础。

一、可综合C/C++子集：哪些能进电路，哪些不能

可综合子集的核心判断标准是：该语句能否映射为确定的硬件结构。顺序执行、条件分支、循环、基本算术与逻辑运算、数组访问、函数调用都可以综合；而动态内存分配、递归、虚函数、异常、指针运算、标准库I/O、浮点库函数等通常不可综合或代价极高。

可综合与不可综合的典型对照：

可综合：for循环、if/else、switch、定长数组、ap_int/ap_fixed、static变量、内联函数。
不可综合或需替换：new/delete、malloc、递归、virtual、try/catch、printf、double浮点运算、指针算术。
需谨慎：while循环若无法静态展开会生成难以收敛的状态机；break/continue在部分工具中支持有限。

一个常见的误区是：在C仿真中运行正确的代码，直接丢给HLS就能综合。实际上，C仿真通过只说明功能正确，不代表结构可综合。例如使用malloc动态申请数组，C仿真完全正常，但HLS会直接报错。因此，建模阶段就要用“硬件可实现”的约束来写代码。

二、数据类型与位宽管理：硬件资源的直接映射

在FPGA中，位宽就是资源。一个int默认32位，意味着32个触发器或32位加法器；而实际算法可能只需要12位。HLS提供了任意精度类型ap_int<W>和ap_uint<W>，以及定点类型ap_fixed<W,I>，让设计者精确控制每一位。

位宽管理的原则是：够用即可，留足溢出余量。例如两个8位无符号数相加，结果最大为510，需要9位；若直接赋给8位变量，就会截断出错。HLS中应写成ap_uint<9> sum = a + b;。乘法更要注意，两个8位数相乘需要16位结果。

#include <ap_int.h>

// 位宽不足导致截断
ap_uint<8> a = 200, b = 100;
ap_uint<8> bad = a + b;   // 300 截断为 44，错误

// 正确做法：扩展结果位宽
ap_uint<9> good = a + b;  // 300，正确

// 乘法位宽扩展
ap_uint<8> x = 15, y = 17;
ap_uint<16> prod = x * y; // 255，正确

三、定点数库：浮点算法的硬件化桥梁

很多算法原型使用float或double，但FPGA中浮点运算资源消耗大、时序难收敛。定点数库ap_fixed用整数运算模拟小数，兼顾精度与资源。其格式为ap_fixed<W,I,Q,O>，其中W为总位宽，I为整数位宽，Q为量化模式，O为溢出模式。

定点化的关键是确定整数位宽和小数位宽。整数位宽由数据动态范围决定，小数位宽由精度要求决定。例如一个取值范围[-1,1)、精度要求1e-3的信号，整数位1位、小数位10位即可，总位宽11位，远小于32位浮点。

定点化建议：先用C仿真统计各变量的最大值和最小值，再据此分配整数位宽；小数位宽通过误差仿真确定。不要凭感觉拍脑袋，否则要么溢出，要么精度不够。

四、循环与数组处理：并行度的来源

循环是HLS中最重要的优化对象。默认情况下，循环是顺序执行的，每次迭代占用一个时钟周期。通过#pragma HLS UNROLL可以展开循环，让多次迭代并行执行；通过#pragma HLS PIPELINE可以让循环流水化，提高吞吐率。

数组在HLS中默认映射为单端口Block RAM，访问受限。若要在同一周期内访问多个元素，需要用#pragma HLS ARRAY_PARTITION将数组拆分为多个小数组或寄存器，从而支持并行访问。

void vec_add(int a[8], int b[8], int c[8]) {
#pragma HLS ARRAY_PARTITION variable=a complete
#pragma HLS ARRAY_PARTITION variable=b complete
#pragma HLS ARRAY_PARTITION variable=c complete
    for (int i = 0; i < 8; i++) {
#pragma HLS UNROLL
        c[i] = a[i] + b[i];
    }
}

上述代码中，数组完全分区后，8个加法器可以并行工作，一个周期完成8个元素的加法。若不做分区，则只能顺序访问，需要8个周期。

五、函数内联与模块划分：层次结构的取舍

HLS中函数调用有两种处理方式：内联展开或保留为独立模块。内联（#pragma HLS INLINE）将函数体直接嵌入调用处，减少层次开销，利于跨函数优化；保留模块则生成独立的RTL实例，便于复用和接口管理。

模块划分的原则是：按数据流和复用需求划分。计算密集且只调用一次的函数适合内联；需要多次复用、接口清晰的函数适合保留为模块。顶层函数通常对应一个RTL模块，其参数映射为接口信号。

六、案例与复盘：一个向量点积的建模过程

以向量点积y = sum(a[i]*b[i])为例，原始C代码如下：

float dot(float a[64], float b[64]) {
    float sum = 0;
    for (int i = 0; i < 64; i++) {
        sum += a[i] * b[i];
    }
    return sum;
}

这段代码在HLS中会遇到三个问题：float浮点运算资源大、循环顺序执行吞吐低、数组单端口访问限制并行。改造步骤如下：

将float替换为ap_fixed<16,8>，定点化。
对数组a、b做ARRAY_PARTITION，支持并行访问。
对循环加PIPELINE，让乘法与累加流水化。
将累加和sum声明为ap_fixed<32,16>，防止累加溢出。

#include <ap_fixed.h>
typedef ap_fixed<16,8> data_t;
typedef ap_fixed<32,16> acc_t;

acc_t dot(data_t a[64], data_t b[64]) {
#pragma HLS ARRAY_PARTITION variable=a complete
#pragma HLS ARRAY_PARTITION variable=b complete
    acc_t sum = 0;
    for (int i = 0; i < 64; i++) {
#pragma HLS PIPELINE II=1
        sum += a[i] * b[i];
    }
    return sum;
}

常见误区复盘：

位宽只扩不缩：所有变量都用32位，浪费大量DSP和寄存器。应按实际范围精确分配。
定点化不做误差仿真：直接替换类型后结果偏差大，应在C仿真阶段对比浮点与定点结果。
数组不分区就UNROLL：循环展开了但数组仍单端口，并行访问冲突，综合报错或性能不升。
函数全部内联：层次消失，调试困难，复用性差。应按复用需求决定内联或保留模块。

七、建模检查清单

检查项	要求	常见问题
数据类型	使用ap_int/ap_uint/ap_fixed，避免float/double	直接使用int导致位宽浪费
位宽	根据数据范围精确计算，留溢出余量	加法/乘法结果截断
定点化	整数位覆盖动态范围，小数位满足精度	未做误差仿真
循环	UNROLL或PIPELINE，明确并行度	循环无法静态展开
数组	按访问模式做PARTITION	单端口BRAM限制并行
函数	按复用需求决定INLINE或模块化	全部内联导致层次混乱
接口	顶层参数映射为明确接口协议	接口未约束导致握手错误

掌握以上建模基础后，C/C++代码就不再是“软件程序”，而是具备硬件语义的电路描述。后续的HLS综合、流水线优化、接口综合，都建立在这一步的正确性之上。建模阶段多花时间做位宽分析和定点仿真，远比在RTL阶段反复调试更高效。