VIP7
本课程属于：027-先进FPGA异构平台与Zynq SoC开发 芯片硬件与光电工程 · 共 7 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Agilex 5 HPS、DDR5与PCIe平台集成实战

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=Agilex 5平台概述 · HPS/DDR5/PCIe集成学习目… · 整体课程框架与实战路线
课程导入Agilex
02
Agilex 5架构基础
目标=HPS硬核处理器系统组成 · FPGA fabric与HPS互联 · SoC器件选型与开发板资源
Agilex5架构基础
03
HPS启动与引导流程
目标=Boot ROM · U-Boot · ATF
HPS启动
04
HPS外设与接口
目标=UART · I2C · SPI
HPS外设
05
HPS与FPGA互联
目标=AXI桥接 · 轻量级HPS-to-FPGA · FPGA-to-HPS
HPSFPGA
06
DDR5技术基础
目标=DDR5与DDR4差异 · 通道架构 · Bank Group
DDR5技术基础
07
Agilex 5 DDR5控制器与PHY
目标=硬核内存控制器架构 · PHY接口 · 训练流程
AgilexDDR5
08
DDR5硬件设计要点
目标=PCB叠层 · 阻抗控制 · 走线拓扑
DDR5硬件设计要点
09
DDR5初始化与训练实战
目标=上电时序 · DDR5训练步骤 · 眼图扫描
DDR5初始化
10
DDR5性能测试与验证
目标=带宽测试 · 延迟测量 · 压力测试
DDR5性能测试
11
PCIe基础与Agilex 5 PCIe硬核
目标=PCIe协议分层 · 链路训练 · 配置空间
PCIeAgilex
12
PCIe控制器配置与枚举
目标=Root Port与Endpo… · BAR配置 · MSI/MSI-X中断
PCIe控制器配置
13
PCIe DMA与数据传输
目标=XDMA · QDMA · 描述符环
PCIeDMA
14
PCIe与HPS协同设计
目标=PCIe设备访问HPS内存 · HPS访问PCIe设备 · 地址转换与一致性管理
PCIeHPS
15
DDR5与PCIe共享资源
目标=内存映射冲突 · 带宽分配 · QoS策略
DDR5PCIe
16
Linux设备驱动开发
目标=HPS外设驱动 · DDR5 EDAC驱动 · PCIe端点驱动
Linux设备驱动开发
17
设备树与硬件描述
目标=DTS语法 · HPS节点 · DDR5内存节点
设备树硬件描述
18
系统集成与启动调试
目标=硬件设计检查 · 软件配置 · 联合调试
系统集成启动调试
19
实战案例一
目标=搭建Agilex 5 HPS+…
实战案例一Agilex
20
实战案例二
目标=DDR5读写压力测试与性能调优 · 定位训练失败与数据错误
实战案例二DDR5
21
实战案例三
目标=PCIe端点设备枚举 · DMA传输与中断处理完整实现
实战案例三PCIe
22
实战案例四
目标=HPS通过PCIe访问NVMe… · 实现高速存储读写
实战案例四HPS
23
实战案例五
目标=多通道DDR5与PCIe并发访…
实战案例五DDR5
24
常见问题与调试技巧
目标=DDR5训练失败 · PCIe链路降速 · HPS启动异常
常见问题调试技巧
25
信号完整性与电源完整性
目标=DDR5眼图测试 · PCIe链路误码 · 电源噪声测量与整改
信号完整性电源完整性
26
安全与可靠性
目标=DDR5 ECC · PCIe AER · HPS安全启动
安全可靠性
27
性能分析与优化
目标=内存带宽瓶颈 · PCIe吞吐量瓶颈 · CPU负载分析
性能分析优化
28
综合项目设计
目标=基于Agilex 5的HPS+…
综合项目设计Agilex
29
项目实现与测试
目标=硬件搭建 · 软件部署 · 功能验证
项目实现测试
30
课程总结与进阶
目标=知识体系回顾 · 最佳实践 · 进阶学习方向与社区资源
课程总结进阶