1. RTL到网表概述
大家好，我是你们的后端工程师老K。今天咱们聊聊逻辑综合——这个从RTL到网表的"魔法时刻"。
说实话，我刚入行那会儿，觉得综合就是个黑盒子。RTL写好了，丢进去，网表就出来了。后来踩了不少坑才明白，综合其实是个精细活。你想想看，它要把你写的硬件描述语言，翻译成真正的门级电路，这中间的门道可多了去了。
什么是逻辑综合？
逻辑综合，说白了就是把RTL代码翻译成门级网表的过程。嗯，这里要注意，它不是简单的翻译，而是一个优化过程。
我习惯这么理解：你写了一段Verilog，描述了一个加法器。综合工具会把它变成一堆与门、或门、非门、加法器单元的组合。但工具不会傻傻地照搬，它会根据你的约束条件，选择最优的实现方式。
核心要点：逻辑综合 = 翻译 + 优化 + 映射
- 翻译：把RTL代码转换成布尔表达式
- 优化：根据面积、速度、功耗等目标进行优化
- 映射：把优化后的逻辑映射到目标工艺库的单元上
我曾经遇到过一个项目，RTL写得很漂亮，但综合出来的面积比预期大了30%。后来发现是综合策略没选对。所以啊，综合不是一键搞定的事，你得懂它背后的逻辑。
综合在数字IC设计流程中的位置
综合处在RTL设计和后端物理设计之间。它是个承上启下的关键环节。我画了张图，帮你理清这个位置关系。
从图上你能看到，综合是前端和后端的分水岭。前端工程师交给你RTL，你通过综合把它变成网表，然后交给后端做布局布线。我经常跟新人说，综合做得好不好，直接决定了后端能不能顺利推进。
我的经验：综合阶段发现的时序问题，往往比后端阶段容易修。因为这时候你还能改RTL，到了后端再发现时序问题，改起来就费劲了。所以我建议，综合阶段多花点时间，把问题暴露在前面。
综合的输入
综合工具不是凭空变出网表的。它需要三样东西：
| 输入项 | 说明 | 常见格式 |
|---|---|---|
| RTL代码 | 硬件描述语言写的设计代码 | .v, .sv, .vhd |
| 约束文件 | 时序、面积、功耗等设计目标 | .sdc, .xdc |
| 工艺库 | 目标工艺的单元库信息 | .lib, .db |
RTL代码就不用多说了，这是你的设计本身。但我提醒一句：不是所有RTL都能被综合。可综合的RTL有严格的语法要求。我曾经见过有人把testbench里的$display和$monitor写进设计代码里，综合工具直接报错。
约束文件是综合的灵魂。你告诉工具：我要跑多快、面积多大、功耗多少。工具会根据这些约束来优化。我习惯把约束写得尽量详细，尤其是时钟定义和输入输出延迟，这些地方最容易出问题。
工艺库是综合的基础。它包含了每个标准单元的延迟、面积、功耗等信息。不同工艺节点，库的特性差别很大。从28nm到7nm，同样的RTL，综合出来的结果可能天差地别。
注意：工艺库的选择要跟后端保持一致。我曾经遇到过一个项目，综合用了慢库，后端用了快库，结果时序对不上，折腾了两周才发现是库版本不一致。这种低级错误，千万别犯。
综合的输出
综合完成后，工具会输出以下几样东西：
- 门级网表：这是核心输出，包含了所有标准单元和它们之间的连接关系。格式通常是Verilog网表或EDIF网表。
- SDC约束文件：综合后的时序约束，会传递给后端工具。
- 报告文件：包括时序报告、面积报告、功耗报告等。这些报告是评估综合质量的重要依据。
- 扫描链信息：如果做了DFT，还会输出扫描链的插入信息。
我习惯在综合完成后，先看时序报告。看看最差的路径在哪里，有没有setup或hold违例。如果有，我会先尝试调整综合策略，实在不行再跟前端沟通改RTL。
综合输出的关键检查项：
- 时序是否满足约束（setup/hold）
- 面积是否在预期范围内
- 是否有未映射的单元（比如用了不可综合的语法）
- 时钟树结构是否合理
- 是否有扇出过大或驱动能力不足的问题
嗯，说到扇出问题，我想起一个案例。有次综合出来的网表，某个时钟缓冲器的扇出达到了200多。后端布局布线时，时钟偏差大得离谱。后来我加了一组时钟树综合的约束，才把问题解决。所以啊，综合阶段就要关注这些细节，别等到后端再头疼。
好了，这一章的内容就到这里。逻辑综合是整个后端流程的起点，也是决定芯片质量的关键一步。把综合做好了，后面的路就好走多了。
可可精品资料库