1. 时序分析基础
大家好，我是你们的EDA后端工程师老张。今天咱们聊聊时序分析里最基础、也最绕不开的几个概念。说实话，我见过不少新人一上来就盯着setup violation猛修，结果hold violation又炸了——说白了，就是没把基础吃透。
时序分析这东西，你想想看，它就像芯片的「心跳检测」。你的设计能不能跑在目标频率上，全看它说了算。我刚开始做后端那会儿，总觉得STA是形式主义，直到有一次流片回来，芯片在高温下死活上不了1.2GHz...嗯，从那以后，我再也不敢轻视任何一个时序检查项了。
1. 建立时间与保持时间
这两个概念，是时序分析的基石。咱们先看定义：
- 建立时间（Setup Time）：数据在时钟有效沿到来之前，必须保持稳定的最短时间。
- 保持时间（Hold Time）：数据在时钟有效沿到来之后，必须保持稳定的最短时间。
为什么要有这两个要求？因为寄存器内部是个模拟电路，数据需要时间「建立」到正确电平，也需要时间「保持」住不被新数据冲掉。我在项目中遇到过最典型的场景：一个高速接口的保持时间违例，查了半天发现是时钟树偏差太大，数据比时钟还早到达——这就是典型的hold violation。
核心公式（STA工程师必须背下来）：
Setup slack = T_clk - T_cq - T_logic - T_setup + T_skew
Hold slack = T_cq + T_logic - T_hold - T_skew其中T_skew = T_capture - T_launch。正skew对setup有利，对hold有害；负skew则相反。
我的个人习惯：每次看时序报告，先扫一眼hold slack。因为setup违例通常能通过降频或插buffer解决，但hold违例一旦出现，往往意味着你的时钟树或者数据路径有结构性缺陷。
2. 时钟周期与频率
时钟周期和频率，就是一枚硬币的两面。频率 = 1 / 周期。但实际项目中，我们更关心的是「这个设计能跑到多快」——也就是最大工作频率。
我记得有一次做28nm的芯片，客户要求跑1.5GHz。我算了一下周期是666ps，但setup slack只有20ps。说白了，就是临界了。后来通过调整时钟树和优化关键路径，硬是挤出了50ps的余量。你想想看，这50ps可能就是几级buffer的延迟。
| 时钟频率 | 时钟周期 | 典型应用 |
|---|---|---|
| 100 MHz | 10 ns | 低速控制逻辑 |
| 500 MHz | 2 ns | 中速数据通路 |
| 1 GHz | 1 ns | 高速接口、CPU核心 |
| 2 GHz | 500 ps | 超高速SerDes |
避坑指南：我曾经犯过一个错误——只看频率不看周期。实际上，对于异步时钟域，周期可能不是整数倍，这时候setup/hold分析要特别小心。我曾经因为没处理好跨时钟域的周期关系，导致芯片在特定数据模式下出现偶发错误。
3. 时序路径分类
时序路径，说白了就是数据从哪来到哪去。STA工具把所有路径分成四类，咱们一个一个说。
3.1 reg2reg（寄存器到寄存器）
这是最常见的路径，也是我们修时序时最常打交道的。数据从第一个寄存器的Q端出发，经过组合逻辑，到达第二个寄存器的D端。我建议你重点优化这类路径，因为它的优化空间最大——你可以插buffer、换cell、调整时钟树。
3.2 reg2out（寄存器到输出端口）
数据从寄存器出发，直接送到芯片的IO口。这类路径的难点在于：输出端口的负载是未知的。我在项目中遇到过，reg2out路径的setup slack明明够，但到了实际PCB上却出问题——因为PCB走线电容比我们预估的大。
3.3 in2reg（输入端口到寄存器）
数据从芯片的输入引脚进来，经过IO buffer和组合逻辑，到达寄存器。这类路径的时序，很大程度上取决于外部信号的到达时间。我建议你在做约束时，给input delay留足余量。
3.4 in2out（输入端口到输出端口）
纯组合路径，数据从输入直接到输出，不经过任何寄存器。这类路径在高速设计中很少见，因为延迟太大。如果你遇到了，要么加流水线，要么跟架构师商量改设计。
我的经验总结：在修时序时，优先级应该是：reg2reg > reg2out > in2reg > in2out。因为reg2reg路径数量最多，优化手段也最丰富。而in2out路径，说白了就是设计问题，不是后端能单独解决的。
知识体系总览
下面这张图，是我自己总结的时序分析知识框架。你可以把它当作一张「地图」，每次遇到时序问题，先看看自己卡在哪个环节。
这张图把时序分析的核心逻辑串起来了。你从最上面的「核心概念」往下看，左边是检查项，右边是路径分类，中间是时钟参数，最后汇聚到「时序违例分析与修复」。我个人习惯是，每次拿到一个新的设计，先按这个框架过一遍，心里就有底了。
一个小技巧：在分析时序报告时，先看最差的几条路径。如果最差路径是reg2reg且setup slack为负，那大概率是组合逻辑太深。如果最差路径是hold violation，那先检查时钟树是不是做得太激进。
好了，这一章的内容就到这里。记住，时序分析不是死记硬背公式，而是要理解每个参数背后的物理意义。你想想看，一个setup violation，可能只是因为你少插了一级buffer；但一个hold violation，可能意味着你的整个时钟树策略需要重新审视。嗯，这就是经验的价值。
可可精品资料库